よって時分割多重されます。多重化された信号は、本来は不連続で、通常は短い時間間隔で発生する大きな電圧ステップとなります。もの大きさとなる場合がありますが、セトリングのために割り当てられる時間は、サンプリング期間と同じ長さしか取れません。システムの各部品には、それぞれのセトリング特性があります。(以降のセクションをご覧ください)。回路のセトリング時間モデルセトリング時間は、アナログ・フロント・エンド回路が入力ステップをある精度に安定化させるために必要な時間と定義されています。)で指定されますが、変換システムの場合はこれを分解能で表現することも有用です。セトリングすることと概ね同等です。単極システムについて、パーセント誤差でのセトリングと、分解能でのセトリングの関係を示します。0.00002415.25複数の部品が実装されたアナログ・フロント・エンドのセトリング時間を見積もることは、さまざまな理由から、それほど容易ではありません。多くの素子について、セトリング特性がそれほど高精度に特定されているわけではありません。倍も長くなる場合があります。セトリング時間は、アンプ内部の長時間の熱的影響で決まる場合もあります。セトリング時間は、素子が駆動している負荷にも影響され、複数の負荷条件について一般的に定まるわけではありません。高い精度でセトリングを測定することは、特別な特性評価プラットフォームがなくては困難です。これは、オシロスコープのオーバードライブと感度の影響を受け、また、十分な立ち上がり時間とセトリング時間を持つ入力パルスを生成することが困難なためです。セトリング時間を見積もることは、回路を解析する際に、ある一定の範囲と仮定を設定した場合に可能なのです。システムの最大処理能力は全セトリング時間に逆比例し、次式のようになります。CD)をもつ理想的スイッチとして近似できます。示すようにモデル化できます。回路と同様の働きをします。回路には、セトリング時間を決定づける時定数があります。チャンネルを動的にスイッチングするので、信号のセトリングは複雑になります。これは、チャンネルがスイッチングされるとき、前の出力と現在の入力との差により、キックバック・トランジェントが発生するためです。アクイジション・フェーズに入る際の入力信号に生じるキックバックと同様のものです。A/Dコンバータ(ADC)のフロントエンド・アンプとRCフィルタの設計」をご覧ください。用いてシミュレーションを行いました。その際、次の部品の値について、それぞれのデータシートの記載値を使用しました。GΩ)、シミュレーションからは省かれています。