演算器のビット幅は増えても、量子化モードやオーバーフローモードの回路負担が大きいので、飽和演算をしたほうが回路規模は大きいようだ。この結果からではまだ何とも言えないだろうが、途中の計算では、無理にビット幅を落として飽和演算をするよりも、演算器のビット幅を増やして、桁あふれの無い演算をしたほうがリソース使用量は少ないという結論になった。ステートのみとなっているようだ。演算も1つだけでとってもシンプルだ。ポート宣言を見ても組み合わせ回路なので、クロックとリセットが無い。自体を引いているだけだ。URLhttps://marsee101.blog.fc2.com/tb.php/4059-7fd1045aこの記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。