在GTM掩膜板21中,包括透明区域211、不透明区域212和半透明区域213。光刻胶22为曝光后的状态,其中,区域221对应GTM掩膜板21的透明区域211,区域222对应GTM掩膜板21的不透明区域212,区域223对应GTM掩膜板21的半透明区域213。光刻胶23为显影后的状态,其中,区域231对应GTM掩膜板21的透明区域211,区域232对应GTM掩膜板21的不透明区域212,区域233对应GTM掩膜板21的半透明区域213。(Pre-clean)。而后,如图5A所示,采用PECVD法在玻璃基板51上沉积形成缓冲层52。在缓冲层52上形成多晶娃层53。55,之后用GTM工艺对光刻胶55进行曝光处理。55的状态示意图,其中,光刻胶55的区域551对应GTM掩膜板70的不透明区域702,光刻胶55的区域552对应GTM掩膜板70的半透明区域703。Etch)工艺对多晶硅层53进行刻蚀。552的第一金属层54进行二次刻蚀。551的光刻胶之后,得到源极542、漏极541。PN结,使TFT构成MOS开关结构。形成栅线(图中未表示)、栅极57。如图5N所示,在栅极57上,采用PECVD法沉积一层保护层58,来保护栅极。得到像素电极59,像素电极59通过连接过孔59'与漏极542相连接。在HTM掩膜板31中,包括透明区域311、不透明区域312和半透明区域313。光刻胶32为曝光后的状态,其中,区域321对应HTM掩膜板31的透明区域311,区域322对应HTM掩膜板31的不透明区域312,区域323对应HTM掩膜板31的半透明区域313。光刻胶33为显影后的状态,其中,区域331对应HTM掩膜板31的透明区域311,区域332对应HTM掩膜板31的不透明区域312,区域333对应HTM掩膜板31的半透明区域313。55,之后用HTM工艺对光刻胶55进行曝光处理。55的状态示意图,其中,光刻胶55的区域551对应HTM掩膜板80的不透明区域802,光刻胶55的区域552对应HTM掩膜板80的半透明区域803。得到多晶硅有源层53。551的光刻胶之后,得到源极、漏极54。