Auditoriumである。初日の8月24日は、本会議に先立つチュートリアルが行われた。8月24日は日曜日であるが、朝の9時から午前のチュートリアルがあり、午後のチュートリアルの終了は午後5時と一日びっしりのスケジュールである。チュートリアルはその分野の技術を体系的に説明してくれるので、理解しやすい。それに加えて、講師の最近の研究や開発内容にも触れることが多く、大学の講義と本会議での研究発表の中間という感じであり、結構、人気がある。今回のチュートリアルには、200人あまりの参加者があった。Kruger氏が講義を行った。RAMBUSのHampel氏は、メモリシステムは、初期はレーテンシ(読み書きにかかる時間)が重要な時代、そしてプロセサが高度化するにつれてバンド幅が重要な時代となり、そして、マルチコアの一般化により、現在ではスループット(一定時間に読み書きできる総データ量)が重要な時代になっていると述べ、メモリシステムのスループットを増大させるアクセススケジューリングや、実行スレッドごとに対応するメモリモジュールを分けるモジュールスレッディングなどの手法を説明した。RAMBUSが標榜しているテラバイトバンド幅イニシアティブを説明した。このイニシアティブでは、メモリコントローラのチップとDRAMの間を16Gbpsという高速の伝送を行う4バイト幅のチャネルで結び、コントローラチップから16チャネルを出すことにより、全体で1TB/sのバンド幅を実現するというものである。これは構想の段階であり、RAMBUSが製品として発表しているものではないと断っていた。IntelのBautista氏は、各種のテラスケールのアプリケーションプログラムを調査した結果、100GB/s以上のメモリバンド幅を必要とするものが多く、2013年までに実現できそうなバンド幅では不足である。128MB程度の大容量の2.5次キャッシュを付け、CPUコアと、このキャッシュとの間を400GB/s程度のバスで接続することにより、60~70%程度のアプリケーションプログラムでは性能を確保できると述べた。Via)を使い、複数のメモリチップを積み重ねたメモリをCPUチップに接続する技術について説明した。このような技術は、現在でも実現可能であるが、コスト的な問題があるという。CPUチップとFreyaと呼ぶ貫通ビアを使ったメモリチップの貼り合わせのスライド(右)※本記事は掲載時点の情報であり、最新のものとは異なる場合があります。Corporation。