[0001]【発明の属する技術分野】本発明は、EFM信号を再生する際に、EFM信号からEFM信号再生用ビット同期クロック信号を得るための回路及び制御方法に関し、特に、EFM信号のフレーム周期検出回路及びEFM信号再生用ビット同期クロック信号の周波数制御方法に関する。8605(1993)の規格の中に規定されている。EFM信号は、まず、源データを8ビット毎に分割し、この8ビットを1シンボルとする。oneシンボル(8ビット)を14ビットの信号に対応させる。このとき、このそれぞれのビットをチャネルビットと呼ぶ。2つの信号反転の最小間隔が3ビット、最大間隔が11ビットとなるように構成している。588チャネルビットを1フレームとして、1フレーム毎にフレーム同期信号として11ビット幅のハイとロウが隣接したパルス信号を挿入するようにしている。EFM信号を再生する際には、このフレーム同期信号を検出して、再生速度を制御するようにしている。EFM信号のなかで最大のパルス幅となるように規定されているフレーム同期信号を検出するために、フレーム同期信号を検出する期間を所定のフレーム周期の4倍程度の長さの期間として、最大パルス幅を検出し、そのパルス幅からフレーム周期を予測し、その予測値が所定の範囲内に入るようにデイスクの回転速度を制御して信号の線速度が一定値になるようにして(一般に、CLV方式という)、EFM信号を再生するようにしていた。EFM信号を再生するときには、再生速度を所定の速度にしており、また、そのために、フレーム同期信号の検出期間を所定のフレーム周期より数倍の長い期間としているので、EFM信号の再生までの時間が冗長となっていた。speedM信号再生用ビット同期クロック信号の周波数制御方法を提案するものである。EFM信号入力を分周する分周回路を有し、前記分周回路の分周出力をフレーム周期信号とし、このフレーム周期信号の周期を、前記EFM信号入力のフレーム周期とするようにした。大きいときには、前記ビット同期クロック信号生成回路の発振周波数を減少させ、前記最大の計数値が前記所定の数値より小さいときには、前記ビット同期クロック信号生成回路の発振周波数を増加させるように制御信号を生成して、前記EFM信号再生用ビット同期クロック信号生成回路部の発振周波数を制御するようにした。EFM信号再生用ビット同期クロック信号生成回路の発振周<br/>波数を制御するようにした。[0008]【発明の実施の形態】本発明の実施の形態について、以下に図面を参照して説明する。drawings.【0009】図1は、本発明の第1の実施の形態を説明するブロック図で、EFM信号のフレーム周期検出回路1と、EFM信号再生用ビット同期クロック信号生成回路2と、ビット同期クロック信号生成回路の発振周波数制御部3と、EFM信号再生部4とを備えている。dividing,フレーム周期信号11を生成するようにしており、このフレーム周期信号の周期を前記EFM信号入力のフレーム周期相当時間としている。input.【0010】ここに、分周回路100でEFM信号入力10を117分周するのは、EFM信号の1フレーム当たりの平均反転間隔を求めると約5ビット長となっており、これより、1フレーム当たり117回の信号の反転をカウントすれば、1フレーム周期相当時間の信号を得ることができるからである。generation回路の発振周波数を制御する制御部3の機能を説明するブロック図で、パルス幅計数部300は、前記ビット同期クロック信号21により、前記EFM信号入力10のハイ及びロウのパルス幅を計数し、フレーム内最大計数値ホールド部302は、前記EFM信号のフレーム周期検出回路1で検出したフレーム周期信号11のフレーム周期相当時間を検出期間として、前記計数値の中で最大の計数値(FM)をホールドする。これは、EFM信号において、最大のパルス幅の信号をフレーム同期信号として規定しているからである。302がフレーム同期信号のパルス幅に相当していることになる。FCより小さいときには、前記ビット同期クロック信号生成回路2の発振周波数を増加させるように制御信号31を生成して、前記EFM信号再生用ビット同期クロック信号生成部の発振周波数を制御する。unit.【0012】以上のように、EFM信号再生用ビット同期クロック信号21の周波数を制御して、その時点での最適なビット同期クロック信号周波数、すなわち、フレーム同期信号のビット長が11ビット長となるビット同期クロック信号周波数で、EFM信号を、EFM信号再生部4で、適正に再生することが可能になる。properly.【0013】すなはち、EFM信号を117分周することにより、フレーム周期信号11を得ることができ、このフレーム周期信号11の周期を検出期間とすれば、この検出期間内に、最大パルス幅のフレーム同期信号パルスが必ず含まれるので、ビット同期クロック信号21を計数用クロック信号として、EFM信号のパルス幅を計数して、最大パルス幅の計数値が所定の値(フレーム同期信号のパルス幅の適正な計数値)より大きい場合には、前記ビット同期クロック信号生成部の発振周波数を減少させ、また、最大パルス幅の計数値が前記所定の値より小さい場合には、前記ビット同期クロック信号生成部の発振周波数を増加させるように制御することにより、EFM信号中の最大パルス幅の計数値が所定値と等しくなる。EFM信号入力の中で最大のパルス幅であるフレーム同期信号のパルス幅を適正に検出できるようにすることにより、そのときのEFM信号再生用ビット同期クロック信号21の周波数をEFM信号を再生する適正な周波数とすることができ、任意の再生速度において、EFM信号を再生することが可能となる。21の周波数を制御している。period,このNフレーム周期内の最小の計測値を用いている点である。signal,この損傷による大きなパルス幅の信号を回避して、正常なフレーム同期信号を検出することを可能にしている。[0017]【発明の効果】以上のように、本発明のEFM信号フレーム周期検出回路は、EFM信号入力を分周することにより、フレーム周期相当の期間を検出するようにしているので、簡単な構成でフレーム周期検出回路が実現できるという効果がある。realized.【0018】また、本発明のEFM信号再生用ビット同期クロック信号の周波数制御方法によれば、EFM信号を任意の再生速度で再生できるという効果がある。DRAWINGS【図1】本発明の第1の実施の形態を示すブロック図である。invention.【図2】本発明の第1の実施の形態の周波数制御部の機能を示すブロック図である。invention.【図3】本発明の第2の実施の形態の周波数制御部の機能を示すブロック図である。invention.【図4】EFM信号の構成を説明する図である。EFM信号のフレーム周期検出回路。signal示するフレーム周期相当時間を検出期間として、前記計数値の中で最大の計数値をホールドし、計数値比較部では、前記ホールドした最大の計数値と所定の数値とを比較し、前記最大の計数値が前記所定の数値よりも大きいときには、前記ビット同期クロック信号生成回路の発振周波数を減少させ、前記最大の計数値が前記所定の数値より小さいときには、前記ビット同期クロック信号生成回路の発振周波数を増加させるように制御信号を生成して、前記EFM信号再生用ビット同期クロック信号生成部の発振周波数を制御するようにしたことを特徴とするEFM信号再生用ビット同期クロック信号の周波数制御方法。1フレーム周期毎に前<br/>記フレーム内最大値ホールド部でホールドした計数値の中の最小の計数値をホールドし、計数値比較部は、Nフレーム間最小値ホールド部でホールドした前記最小の計数値と所定の数値とを比較し、前記最小の計数値が前記所定の数値よりも大きいときには、前記ビット同期クロック信号生成回路の発振周波数を減少させ、前記最小の計数値が前記所定の数値より小さいときには、前記ビット同期クロック信号生成回路の発振周波数を増加させるように制御信号を生成して、前記EFM信号再生用ビット同期クロック信号の周波数を制御するようにしたことを特徴とするEFM信号再生用ビット同期クロック信号の周波数制御方法。