[0001]【発明の属する技術分野】本発明は、半導体デバイスを製作するためのプロセスに関し、より詳細には、ソースおよびドレイン領域とゲート領域との間の所望の分離および絶縁を備えた極端に浅い接合部を製作するプロセスに関する。本発明のプロセスは、極端に浅い接合部を有するデバイスを提供する。[0002]【従来の技術】半導体デバイスの形成では、より小さいデバイスおよびより高密度の集積回路を製作したいという希望は重要な目標として存続している。超大規模集積(ULSI)の要件を満たすのに十分小さい寸法を有する超小型電子デバイスを製造するには、半導体基板内のデバイスの横寸法と縦寸法の両方を低減することが必要である。デバイス・サイズが小さくなるにつれ、半導体基板の表面に所望の導電率の浅い領域を形成する必要性が発生する。トランジスタ(MOSFET)を製作する場合、重要な関心事はソース/ドレイン領域をゲート領域から分離し絶縁することに関する。[0003]【発明が解決しようとする課題】したがって、本発明の目的は、ソース/領域とゲート領域との間の所望の分離および絶縁を備えた極端に浅い接合部を有する半導体デバイスを製作するための方法を提供することにある。[0004]【課題を解決するための手段】本発明は、上記の目的を達成する半導体デバイスを製作するためのプロセス・シーケンスを提供する。invention,ソースおよびドレイン領域とポリシリコン・ゲート領域とを有する半導体基板を設けることを含む。ソースおよびドレイン領域上に選択的シリコンを付着する。ソースおよびドレイン領域内にドーパントを供給し、浅い接合部を形成する。ゲート領域の側壁上に第1の絶縁側壁スペーサを形成する。第1の絶縁側壁スペーサ内に第2の絶縁スペーサを形成する。次にソースおよびドレイン領域の上面をケイ化する。regions.【0005】また、本発明は、上記のプロセスによって得られる半導体デバイスにも関する。process.【0006】本発明のさらに他の目的および利点は、以下の詳細な説明から当業者には容易に明らかになるだろうが、そこには、本発明を実施するために企図された最良の態様の実例として本発明の好ましい実施の形態のみが示され説明されている。お分かりのように、本発明は他の様々な実施の形態が可能であり、そのいくつかの詳細は、本発明から逸脱せずに様々な明白な点で変更可能である。したがって、この説明は、性質上、例証と見なすべきであり、限定的なものと見なすべきではない。invention,本発明による実施の形態の諸ステップの概略表現を示す図面を参照する。invention.【0008】本発明によれば、半導体基板1上に絶縁層2を設ける。半導体基板は、通常、単結晶シリコンまたはSOI基板(シリコン・オン・インシュレータ)である。絶縁層2は、基板上で成長させるかまたは化学的気相付着法(CVD)または物理蒸着法(PVD)などの蒸着技法によって設けることができる。2は、二酸化ケイ素を設けるために下にある基板1を熱酸化することによって設けることができる。通常、この層2は、厚さ約15〜約100Åであり、ゲート絶縁体として機能する。insulator.【0009】絶縁層2上にドーピング済み多結晶シリコン層などの導電性材料3を設ける。導電層3は、半導体基板上に形成される半導体デバイス内にゲート電極をもたらす。Å.【0010】導電層3上に任意選択で第2の絶縁層4を設ける。通常、この層は厚さ約1500Å以下である。750°Cの温度まで加熱して酸化物を形成することによるかまたはより一般的には化学的気相付着によって形成可能な酸化物である。deposition.【0011】ゲート導体を画定するために所定のパターンのエッチングによって第2の絶縁層4と導電層3の選択した部分を除去する。この部分は、感光性レジスト材料(図示せず)を設け、次にそれをパターン化して所望のゲート構造を設けるなどの従来のフォトリソグラフィ技法を使用することによって除去することができる。4と導電層3の露出部分を除去するためのマスクとして機能する。これらは、リアクティブ・イオン・エッチングによって除去することができる。絶縁層2上で選択的に停止するように除去を実行できるように、絶縁層3は絶縁層2とは異なる材料であることが望ましい。2.【0012】次に、たとえば適当な溶剤で溶解することによって、残りのフォトレジストを除去する。物理蒸着法を含む既知の蒸着技法などにより、第3の絶縁層5を設ける。通常、層5は、二酸化ケイ素、窒化ケイ素、または酸窒化ケイ素である。10約300Åである。2.【0014】次に、ゲート導体3の側壁上の絶縁体6を残しながら、絶縁体4の上面および絶縁層2の上面から図3に示すように絶縁層5を除去する。ゲート構造3と絶縁体6の下に位置する部分を除く絶縁層2を除去する。この除去は、それにより下にあるシリコン基板上でエッチングが選択的に停止する、選択的リアクティブ・イオン・エッチングによって行うことができる。etching.絶縁体6の厚さは、その後形成される接合部のオーバラップを制御するが、それは絶縁体の縦拡散ならびに横拡散である。より選択的シリコン層7を付着し、成長させる。シリコン層7はエピタキシャル・シリコン層であり、その結果、露出した単結晶シリコン表面上に単結晶シリコンが形成される。このシリコンは、シリコン表面が露出している場所でのみ成長するという点で選択的なものである。層7は、通常、厚さ100〜500Åである。4.【0016】選択的シリコン層7は、ドーピング済みの場合もあれば、ドーピングなしの場合もある。150Åの浅い接合部を設ける。°Cであり、より一般的には約900〜約1100°Cの温度であり、しかも約0.05〜約1.00分間であり、より一般的には約0.2〜約0.5分間である。シリコン層7がドーピングなしであるかまたは比較的軽いドーピングが施される場合、選択的シリコン層7を通ってソースおよびドレイン領域8内にドーパント・イオンを注入して、浅い接合部を形成する。シリコン層7に軽いドーピングが施される場合、シリコン層7を通るドーパント・イオンの注入に加え、それからのドーパントを層7を通ってソースおよびドレイン領域内に押し込むことができる。7.【0017】通常、シリコン用のp型ドーパントは、ホウ素、アルミニウム、ガリウム、インジウムである。シリコン用の典型的なn型ドーパントは、ヒ素、リン、アンチモンである。2の用量で、しかも約1〜約20keVのエネルギーで注入する。keV.【0018】次に側壁絶縁層6は、シリコンおよびポリシリコンに応じて選択的なエッチング液中でのエッチングなどにより、除去することができる。層6を除去することは不要であり、所望であればこれは残すことができる。900°Cの温度で加熱することにより、露出したシリコンおよびポリシリコンの酸化によって酸化物層9を成長させる。図5に示すように、これは、ゲート3の側壁上に絶縁側壁スペーサを生成し、キャパシタンスを低減するためにソース/ドレイン領域8がゲート導体3とぶつかる場所にテーパ形の絶縁を生成する。これにより、ソース/ドレイン領域8とゲート導体3との間に比較的狭い分離および絶縁が確実に形成される。絶縁側壁スペーサ9は、通常、厚さ約20〜100Åである。depositionを形成する。この絶縁層10は、二酸化ケイ素または窒化ケイ素または酸窒化ケイ素にすることができる。この層は、通常、厚さ約500〜約2000Åである。10で覆われていない酸化物層9を除去する。より第2の選択的シリコン11を付着し成長させる。シリコン層11はエピタキシャル・シリコン層であり、その結果、露出した単結晶シリコン表面上に単結晶シリコンが形成される。exposed.このシリコンは、シリコン表面が露出している場所でのみ成長するという点で選択的なものである。11,通常、厚さ100〜500Åである。6.【0021】次に、シリコン層11の表面上にタングステン、チタン、コバルト、またはニッケルなどのシリサイド形成金属を付着する。この金属は、通常、真空蒸着またはスパッタ技法によって付着する。この金属はアニールにより下にある単結晶シリコンと反応して、対応する金属シリサイド12を形成する。12.【0022】所望であれば、接点と配線を形成し、所望の完成デバイスを提供するために、デバイスを従来の処理にかけることができる。process.【0023】まとめとして、本発明の構成に関して以下の事項を開示する。regionの絶縁側壁スペーサを形成するステップと、前記第1の絶縁側壁スペーサ上に第2の絶縁スペーサを形成するステップと、前記ソースおよびドレイン領域の上面をシリサイド化するステップとを含む方法。(2)前記選択的シリコン層にドーピングし、前記選択的シリコンから前記ソースおよびドレイン領域内にドーパントを押し込むことにより前記浅い接合部を形成する、上記(1)に記載の方法。(3)前記ドーパントを押し込むために短時間の高速熱アニールを使用するステップを含む、上記(2)に記載の方法。undoped,前記ソースおよびドレイン領域内にドーパント・イオンを注入することにより前記浅い接合部を形成する、上記(1)に記載の方法。(6)前記浅い接合部が200Å未満である、上記(1)に記載の方法。(7)前記浅い接合部が約50〜約150Åである、上記(1)に記載の方法。(8)露出したシリコンおよび多結晶シリコンの熱酸化により第1の絶縁側壁スペーサを形成し、前記ソースおよびドレイン領域が前記ゲート領域とぶつかる場所にテーパ形の絶縁を生成する、上記(1)に記載の方法。100Åである、上記(8)に記載の方法。(10)二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、およびその混合物からなるグループから前記第2の絶縁側壁スペーサを選択する、上記(1)に記載の方法。thick約2000Åである、上記(10)に記載の方法。nickel,およびその混合物からなるグループから前記シリサイド形成金属を選択する、上記(1)に記載の方法。(13)前記基板と前記ゲート領域との間のゲート絶縁をさらに含む、上記(1)に記載の方法。(14)前記選択的シリコン層を付着する前に前記ゲート領域の側壁上に側壁絶縁層を設けるステップをさらに含む、上記(1)に記載の方法。firstの絶縁側壁スペーサを形成する前に前記側壁絶縁層を除去するステップをさらに含む、上記(14)に記載の方法。(16)前記側壁絶縁層が厚さ約10〜約300Åである、上記(15)に記載の方法。(17)前記ゲート領域上に絶縁キャップを設けるステップをさらに含む、上記(1)に記載の方法。(18)前記ソースおよびドレイン領域上に前記選択的シリコンを付着する前に前記絶縁キャップを設ける、上記(17)に記載の方法。(19)ソースおよびドレイン領域の上の露出した単結晶シリコン表面上に第2の選択的シリコン層を設けるステップをさらに含む、上記(1)に記載の方法。(20)前記第2の絶縁スペーサの形成後に前記第2の選択的シリコン層を設ける、上記(19)に記載の方法。(21)上記(1)に記載の方法によって得られる半導体デバイス。DRAWINGS【図1】本発明の実施の形態による処理の様々な段階における本発明による構造の概略図である。invention.【図2】本発明の実施の形態による処理の様々な段階における本発明による構造の概略図である。FIG.【図3】本発明の実施の形態による処理の様々な段階における本発明による構造の概略図である。invention.【図4】本発明の実施の形態による処理の様々な段階における本発明による構造の概略図である。FIG.【図5】本発明の実施の形態による処理の様々な段階における本発明による構造の概略図である。invention.【図6】本発明の実施の形態による処理の様々な段階における本発明による構造の概略図である。invention.【図7】本発明の実施の形態による処理の様々な段階における本発明による構造の概略図である。前記ソースおよびドレイン領域の上面をシリサイド化するステップとを含む方法。regions.【請求項2】前記選択的シリコン層にドーピングし、前記選択的シリコンから前記ソースおよびドレイン領域内にドーパントを押し込むことにより前記浅い接合部を形成する、請求項1に記載の方法。1.【請求項3】前記ドーパントを押し込むために短時間の高速熱アニールを使用するステップを含む、請求項2に記載の方法。short約1200°Cの温度で約0.05〜約1分間行う、請求項3に記載の方法。regionsイオンを注入することにより前記浅い接合部を形成する、請求項1に記載の方法。1.【請求項6】前記浅い接合部が200Å未満である、請求項1に記載の方法。1.【請求項7】前記浅い接合部が約50〜約150Åである、請求項1に記載の方法。1.【請求項8】露出したシリコンおよび多結晶シリコンの熱酸化により第1の絶縁側壁スペーサを形成し、前記ソースおよびドレイン領域が前記ゲート領域とぶつかる場所にテーパ形の絶縁を生成する、請求項1に記載の方法。20〜約100Åである、請求項8に記載の方法。8.【請求項10】二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、およびその混合物からなるグループから前記第2の絶縁側壁スペーサを選択する、請求項1に記載の方法。thickness00〜約2000Åである、請求項10に記載の方法。10.【請求項12】タングステン、チタン、コバルト、ニッケル、およびその混合物からなるグループから前記シリサイド形成金属を選択する、請求項1に記載の方法。1.【請求項13】前記基板と前記ゲート領域との間のゲート絶縁をさらに含む、請求項1に記載の方法。1.【請求項14】前記選択的シリコン層を付着する前に前記ゲート領域の側壁上に側壁絶縁層を設けるステップをさらに含む、請求項1に記載の方法。1.【請求項15】前記浅い接合部を形成した後であって前記第1の絶縁側壁スペーサを形成する前に前記側壁絶縁層を除去するステップをさらに含む、請求項14に記載の方法。300Åである、請求項15に記載の方法。15.【請求項17】前記ゲート領域上に絶縁キャップを設けるステップをさらに含む、請求項1に記載の方法。1.【請求項18】前記ソースおよびドレイン領域上に前記選択的シリコンを付着する前に前記絶縁キャップを設ける、請求項17に記載の方法。17.【請求項19】ソースおよびドレイン領域の上の露出した単結晶シリコン表面上に第2の選択的シリコン層を設けるステップをさらに含む、請求項1に記載の方法。1.【請求項20】前記第2の絶縁スペーサの形成後に前記第2の選択的シリコン層を設ける、請求項19に記載の方法。19.【請求項21】請求項1に記載の方法によって得られる半導体デバイス。