JavaScriptを有効にして再度、お越しください。新規登録ログインお知らせ※ユーザ登録は無料です.情報学広場に掲載されているコンテンツには有料のものも含まれています.有料コンテンツをご購入いただいた場合でも、領収書の発行はいたしておりません。クレジットカード会社様からの領収書/請求書をもってかえさせていただいております。複写複製および転載複製に係る著作権を学術著作権協会に委託しています。当該利用をご希望の方は、学術著作権協会が提供している複製利用許諾システムもしくは転載許諾システムを通じて申請ください。本会会員(賛助会員含む)および著者が転載利用の申請をされる場合については、学術目的利用に限り、無償で転載利用いただくことが可能です。刊行物に掲載されている製品名等は、各社の商標または登録商標です。近年の論理LSIの大規模化・高速化に伴い、論理回路の設計においてゲートレベルのみの評価では不足で、実際にLSIを実装した場合の面積および論理の動作速度についても考慮する必要がある。従来、論理ゲートで構成された回路から半導体技術に依存した素子で回路を構成するテクノロジマッピングでは、MISを順序回路に適用できるよう改良したSISを用いることが多い。結線の接続・切断により論理最適化を行うトランスダクション法では、各ゲートのファンイン数やファンアウト数が増加する場合があいSISのマッパではセル数や面積が増加することがあった。そこで本稿ではトランスダクション法による最適化の効果を反映できるテクノロジマッパについて考察する。18発行年1996-03-06。