FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。キャラクタ描画テスト回路の経過1(エラー出まくり)キャラクタ描画テスト回路を一応、Verilogコーディングし終えて、デバックをしているがエラー出まくり。Navigatorの様子を下に示す。こんな感じの階層になっている。今出来なくて悩んでいることがある。それはparameterでビット幅を定義することだ。デーコードするアドレス長、上のビットから何ビットデーコードするか。4'd0};上の例がエラーになってしまう。やって書くかを検索中。(たっくさんの最初のコメント後に修正)上に書き写したVerilogソースが間違っていたので修正しました。DDR2_SDRAM_ADDRのパラメータを別のインクルードファイルにしておいて、お手軽にすべてのVerilogソースのアドレスデコードのビット幅を変化させたいということです。やってみたのですが、DECODE_ADDRESS_LENGTH'hFとかは書けないみたいです。ビット幅の所にパラメータで定義した値を書けないのかな?ということです。これだと上の3行のシンタックスチェックが通るのはやってあります。デーコードするアドレス長、上のビットから何ビットデーコードするか。4'd0};#今度は大丈夫かな?心配になってきた。(2010/02/04追記)上の最後の行はエラーになると、たっくさんに教えていただいた。ありがとうございました。結局、このように書き直した。デーコードするアドレス長、上のビットから何ビットデーコードするか。4'd0;ついでに、アドレスマップを定義するAddress_Map_Define.vhを下に示す。デーコードするアドレス長、上のビットから何ビットデーコードするか。4'h0;次に、キャラクタ生成コントローラのコマンド、ステータスレジスタのマップを表すCommand_Status_Define.vhを示す。グラフィックメモリの先頭からキャラクタを描画する。0~9まで、A~Zまで描画したら元に戻る。CPUのインターフェースを操作する。よって先頭を0x0とすると0x3FF_FFFFまで。`BLUE_FEILD_WIDTH'd1;endendmoduleなお、まだシミュレーションしていないので、変更する可能性があります。(というか、絶対に変更になるでしょう?)(2010/02/05:追記)上のChar_Draw_for_Test.vを書き換えました。ブロック文とノンブロック文が混在していました。Rubyを書いていてVerilogを書くと混在になってしまいます。(2010/02/07:追記)Command_Status_Define.vhの各領域のビット幅を下のように修正しました。コメント:11プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。