FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。最近のお仕事2やっと2枚の基板ともネットのチェックが終了した。順番が前後してしまうが、電源を試作してちゃんと電圧が出るかどうかをチェックする。〇Sコンポーネンツとかで買うと、買いやすいのは良いのだがサポートが無いのと一緒なので、データシートに書いてあることだけしかわからない。それで実際にやってみることにした。1つエンピリオンのPGNDのアースの取り方が問題になっている。http://www.enpirion.com/products/pdf/EN5360%20Datasheet%20Rev%201.01.pdf物はこれなのだが、アプリケーションノートで一点アースしろといっているのだが、エンピリオンに入力する電圧もICで使う時にはどうしてもサーマルパッドのGNDと出力のGNDをつながなければいけないはず?今日販売代理店にもう一度聞いてみることにする。後は基板やさんに指示書を書かなければ、PowerPCとSDRAMのデータホールド時間が合わないので、配線遅延で辻褄を合わせる予定なのだ。SDRAMとPowerPCは少なくとも300psの配線遅延分は離してもらわなくては。(データバスがつながっているので)基板やさんにはその他等長配線などでご苦労をかけると思いますが、よろしくお願いします。(ここで言っても仕方ないか。»コメントエンピリオンの新しいD-Dコンじゃないですか!いいもの使うんですねぇ。それにパッケージがちっさいですねぇ!電源はやっぱこうじゃないと。御存知だとは思いますが下記URLで詳細な製品資料が得られました。http://www.msol.co.jp/device/f_enpirion.htmlいくつかの参考資料の中にあるパターン図ですとパッケージ中心のサーマルPADにバカスカVIAを打って、PGNDを処理しているのが解ります。一点アースの件ですが半田面側にダミーのチップPADを噛ませているのがわかります。やる方法ですけどネット的に分けてチップ部で一点接地しているみたいですね。今回の基板ではPowerPC使われるんですか?論理的にはよくわからないんですが経験的にはPowerPCからSDRAMへ繋がるCLKってフィードバックラインがいつもあるようなイメージを持ってます。それをCLKの線長と合わせ込んでタイミングを取ってるとか何とか・・・(中途半端なコメントですんません。)等長配線はほんとCADの性能によりますよね。私の会社では3種のCADを使ってますが、DDRとかの等長処理ひとつ取っても1日、2日かかるものが3,4時間で終わったりしてwwルールの設定と、ミアンダー処理(配線をうねうねさせて長さを稼ぐこと。アコーディオン配線ともいいます。)機能があるか無いかで大分違います。最近ですと等長ではなく等遅延で要求される事が多いので、それに対応した計算機能(層構成を入れ込んで、表層・内層での伝播遅延を計算するもの)が付いているCADも重宝してます。]丸紅ソリューションズさんにはエンピリオンの資料がたくさんあるので利用させていただいています。(ここでエンピリオン買ったわけじゃないですが)http://www.msol.co.jp/device/enpirion/dataSheet/EN5360Dx/EN53X0DC_Layout_App_Note_0.96.pdfで入力PGNDはシステムGNDにつながないで、サーマルパッドだけシステムGNDへ接続、出力PGNDは負荷のGNDだけへ出力だそうで。入力電源も使用するので、負荷のGNDとシステムGNDは分離できないのです。いう時はどうしたらいいの?と販売代理店に聞いたら余り明確な答えは無かったんですが、とにかくそこはつなぐしかないのでつないで、入力PGNDはパスコンの片側だけへの接続としました。評価ボードは全部のPGNDが表面パターンでつながっているというと、それはアプリノートが出る前で、主に放射ノイズの関係で変更になったそうです。うちは製品にしてFCCの規制をクリアする必要も無いので純粋にそれならばどうでもいいということになりますが。最近はリニアテクノロジーの10A出力のも出てきたのでそっちのほうがよかったかな?と思います。これ残念ながら入力3.3V対応していないのです。PowerPCとSDRAMに関しては、まだ詳しく検討していないのでちょっと思い出せないのですが、クロックからのホールド時間がPowerPCの保証値が0.5nsでSDRAMへ書き込むためのホールド時間が0.8nsだったと思います。300ps以上PowerPCへのクロックを遅らす予定です。セットアップはまだ余裕があったのでもう少し遅らせて、データ配線の配線遅延の誤差を吸収するつもりです。その具合でデータ配線の遅延範囲も指定するつもりです。URLhttps://marsee101.blog.fc2.com/tb.php/168-33e8fd79この記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。