(日本語)SearchRegionお問い合わせニュース技術トピックスキオクシアで研究開発を進めている最新技術など参考になるトピックスをわかり易く解説します。新規メモリ開発メモリ事業の製品ポートフォリオを広げ、ビジネスを拡大するための新規メモリの技術を開発中です。実現するための新しいセル構造の提案や、新たな市場の創生も視野に入れた、各種の高速不揮発性メモリの技術開発などを行っています。必要であり、日々新たな課題に挑戦していきます。STT-MRAM、右ReRAM)テラビット級の高集積を目指すイオンメモリ二端子メモリ素子を使った高速で大容量な次世代メモリの開発が世界的に進められていますが、現在はその容量が最大でも数百ギガビットに留まっています。我々はさらに将来を見据えて、テラビットを超える超大容量のクロスポイント型メモリを実現するための課題を抽出し、それを解決するための新規メモリ開発を進めています。テラビット級の超大容量二端子メモリを実現するためには、メモリ素子の動作電流低減という新たな課題を克服しなければなりません。最近の研究によれば、メモリ素子の動作電流をマイクロアンペア以下に抑えなければ配線の電圧降下や消費電力の問題を解決できないことが示されています[1]。我々は、マイクロアンペア以下の低電流動作が期待される新たな二端子メモリ「銀イオンメモリ」に注目し、開発を進めています。イオンメモリは、金属と絶縁体から構成されるシンプルな構造で、絶縁体中に形成される金属フィラメントを電圧制御することでON(低抵抗)状態とOFF(高抵抗)状態を実現します。最適な金属と絶縁体の組み合わせを選択すれば、クラスター形状の金属フィラメントとなり(図1)、他のメモリ素子に比べて低電流(高抵抗)なON状態を形成できます。我々はこのイオンメモリを搭載した微細なクロスポイント構造(図2)で良好なメモリ特性を実現し(図3)、将来の超大容量メモリの有力候補であることを実証しました。本技術については、2019年6月に京都で開催された国際学会「VLSIシンポジウム」において発表を行いました[2]。FLASHTM開発フラッシュメモリは、データを保存するためにスマートフォン・ゲーム・カーナビゲーションやクラウドサーバなど様々な情報機器やIT産業で使われています。多くのデータをより小さい形で保存したい、という需要を実現するには、記憶密度を高めたフラッシュメモリの開発が重要です。2次元のNAND型フラッシュメモリの場合、微細化技術を中心に、15nmのメモリセルを開発し、その実現に寄与してきました。FLASHTMは、512ギガビット容量を1円玉より小さい幅約12mmのChipで実現しています。ビット密度増加を実現しています。FLASHTM開発では、更なる高層化の技術開発も進めており、情報爆発に伴う急激なメモリ需要を今後も支えていきます。Gate/FG)を用いたセル設計の改良により、円型セルよりも小さいセルサイズで、高い書込スロープと広い書込/消去ウィンドウを取得することに初めて成功しました。この新規構造セルは、ビット密度の増大に有効であるセルの超多値化に向けて、有望な候補であることを示しました。FLASHTMに代表される3次元フラッシュメモリでは、セル積層数を増やし、高アスペクト比の加工プロセスの適用により、大容量かつ低ビットコストを実現しています[1]。製品のセル積層数は100層を超え始めており[2]、加工形状/寸法の制御、高プロセススループットの確保等が難しくなってきています。そこで、従来の円型セルのゲート電極を分断して半円型にすることでセルサイズを縮小し、より少ないセル積層数で高いビット密度を達成する技術(図1)を、世界で初めて*1開発しました。セル構造/プロセスの最適化により、書込速度の向上に重要となる高い書込スロープ*2と広い書込/消去ウィンドウ*3を、円型セルよりも小さいセルサイズで実現しました。円型セルはフラットセルと比較して、曲率効果[3]により書込ウィンドウを確保し、書込飽和*4を抑制できます(図2)。曲率形状によって、トンネル膜を介する電荷の注入効率が高くなり(書込ウィンドウ増)、同時にブロック膜のリーク電流が低減することで、注入された電荷がブロック膜に抜けること(書込飽和)を抑えます。Trap/CT)セルと比較して、セル間の電荷移動を抑制することができます。高誘電率ブロック膜の適用によって、(図4)に示すように円型セルに比べて高い書込スロープと広い書込/消去ウィンドウを、縮小したセルサイズにて実証することに初めて成功しました。トンネル膜の成膜プロセス含めた膜質及び界面特性を改善することで、書込/消去ストレス後のセル特性変動を低減することができます(図5)。Cell)でのVt分布が確認できました。PLC従来の円型セルのゲート電極を分断して半円型にし、セルサイズの縮小に加えて超多値化を実現する新規構造セルを開発することで、少ないセル積層数で高いビット密度を達成する技術の可能性を明示しました。今後もセル設計の改良を実施し、実用化に向けて研究開発を継続していきます。CAD)技術の活用が鍵となっています。新しい技術課題に対して的確な解決策を提示するためには、まずデバイス動作の基本となるプロセス現象やデバイス動作のモデリングを行います。微視的な電子・原子レベルの現象理解を可能とする第一原理計算等の計算科学シミュレーションを用い、現象理解を確固としたものにします。続いてプロセス・デバイスモデルを、迅速に内製TCADに組み込むシステム開発を行い、ロバストなシミュレーションを可能としています。開発した完成度の高いTCAD技術により、最先端のデバイス・プロセス開発での技術課題に対して解決策を提示しつつ、将来の先端メモリの性能や想定される技術課題を試作前に予測することで、見通しの良い、効率的な先端メモリ開発に大きく貢献しています。n=10-9)の開発が必要になりますが、このような微小な新規材料の電気的特性を評価するのは非常に困難でした。下部電極上にナノ材料を成膜したのち上部電極を形成する場合、ナノ材料の耐熱性が低く上部電極の成膜温度に耐えられなければ特性が劣化したり、上部電極材料がナノ材料に入り込んで下部電極と短絡する場合がありました。)の探針で評価する方法もありますが、良好な再現性を得るのは大変でした。今回我々は最先端の半導体プロセスを応用して、ナノ材料のサイズと同程度の隙間がある図1のようなナノギャップを制御性良く一括形成し、ギャップ作成後にナノ材料を挿入することでナノ材料の電気特性を評価する手法を確立しました*1。図2のような金ナノ粒子、C60フラーレン、オリゴフェニレンエチレン誘導体などのナノ材料を、5nm、2nmのナノギャップに挿入した電気特性が図3で、1pA(p=10-12)以下の微小電流まで精度良く測れています。図4はそれぞれの材料の0.1pAの電流が流れる閾値のヒストグラムで、多数のサンプルの測定が可能になったことで分布が得られています。我々は今後も新しい評価技術を開発し、新しいナノ材料の開発に活用することで、新機能デバイスの開発を推進していきます。次世代リソグラフィプロセス技術~ナノインプリント技術~これまで半導体の回路パターンを形成する光リソグラフィプロセスは回路パターンの微細化要求に応じて、主に波長の短波長化とレンズの口径を大きくする高NA化が進められてきました。Lithography)へ技術シフトしてきています。工程数増加や装置コストの増大により、半導体プロセスコストの増大が避けられません。この課題を克服する技術として、低コストで微細パターンの形成を可能にするナノインプリント技術に着目して開発を進めています。ナノインプリント技術は、ナノスケールのパターンが形成された型(テンプレート)をウェハに押印(インプリント)して転写する技術です。ナノインプリント装置は従来の光露光装置で必要であった縮小投影のようなレンズ系光学装置が不要なため低コスト化でき、最先端メモリデバイスへの適用に向けた次世代リソグラフィ技術として期待されています。次世代メモリデバイスの高性能/高機能化には、(1)三次元微細構造化に向けたデバイス設計及びプロセス技術、(2)多様な機能性薄膜を導入可能な材料技術、(3)デバイスの微細構造や元素組成を観察可能な分析解析技術等が必要不可欠です。正確に把握することは高性能かつ高信頼性デバイスを実現する上で重要です。そのためには、デバイス構造中のナノメートルレベルの三次元微細構造を計測可能な分析解析技術が不可欠です。我々はこの課題克服に向け、様々な先端分析技術の研究開発を推進しています。「三次元アトムプローブ技術」は、図(左)に示すように、原子を一つずつ数えるための工夫を施すことで、三次元的な元素分布を計測することが可能です。図(右)はトランジスタ(MOSFET)の実測例であり、構成元素の種類とその三次元分布の可視化をナノメートルレベルで実現することができます。半導体デバイスの製造工程では微細な異常を高精度に検出することが求められます。私たちは従来の画像処理技術だけではなく、機械学習を活用した新しい検査技術の開発に取り組んでいます。図は走査電子顕微鏡(SEM)による半導体製造工程における欠陥検査の事例を示しています。欠陥検査では例えば半導体ウエハ上の金属配線のショートや断線など、回路のCADレイアウト(*1)とは異なるパターンを検出することが求められます。実際のパターンはCADレイアウトと完全には一致しないため、単純に画像同士を比較すると欠陥以外の部分を過剰に検出してしまいます。そこで機械学習の手法を活用してCADレイアウトを本物そっくりのSEM像に変換し、得られた画像と実際の検査画像を比較するという新しい検査手法を開発しました(*2)。今後も日々進歩していく機械学習の手法を取り入れて検査・計測の高精度化を推進し、更なる製造工程の歩留向上と製品の品質向上に貢献する技術を開発していきます。FLASHTMは、フラッシュメモリの構造が2次元から3次元になることに伴うコストの増加を低減するために、様々な工夫をしています。データを保存するメモリセルを作る際、板状の電極を連続で積層し、最上層から最下層まで一括で穴をあけ、製造工程(プロセス)数を減らしています。開けられた穴に対して一括で膜を埋め込み、電極を柱状に形成することで、双方の電極交点を1つのメモリセルにしています(図1)。これらの製造プロセスの中で非常に重要になるのが、一定の穴径でより深い穴(メモリホール)を形成するプラズマエッチング(RIE*1)の技術です。最適な形状を得るためには、マスク材料やガスの新規開発のみならず、装置による形状およびプラズマ制御技術が求められます。FLASHTMの更なる高層化に挑戦しています。近年ノートPCはますます薄型になり、搭載するSSDにも小型化・低価格化の要求が高まっています。部品数を減らすためにSSDのDRAMを取り除くと、データ読み書き性能が劣化してしまう問題がありました。Buffer)技術を開発しました。HMBはホストメモリ(DRAM)の一部をSSDが使えるようにする技術です。DRAMを搭載しないSSDでも、DRAMを搭載したSSDと同等の性能が得られます。組み込みにも成功しました。HMB技術を搭載したDRAMレス高性能ワンパッケージSSDは、当社のSSD事業部でBGシリーズとして製品化され、現在、コンシューマ向けSSDの主力製品の一つとなっています。今後も小型・低価格で高性能なSSDを実現する技術を、継続して開発していきます。(SSD上のDRAMを省略し、PCのメインメモリの一部をキャッシュとして利用)PCIeは、PCI-SIGの登録商標です。高速・大容量SSD向けデージーチェーン・ブリッジ技術AI技術の発達などに伴い、ますます大容量かつ高速なSSDの必要性が高くなっています。Byte/sを超えるデータ転送速度が要求されるようになると言われています。データセンターの消費する電力も増加の一途を辿っており、このままでは大きな社会問題にもなりかねません。低消費電力化も大きな課題です。今回我々は多数のフラッシュメモリをデータのダウンリンク時とアップリンク時にそれぞれ2本ずつという少ない本数の信号線に橋渡し接続するブリッジチップを設計し、ブリッジとコントローラをデイジーチェーン接続(*1)することで接続配線数を減らし、高密度な実装と高速なデータ転送を両立しました。コントローラから遠くデータの集中が少ない後段のインターフェースの転送速度を段階的に落とすことで低消費電力化も実現しています。今回のデイジーチェーンSSDインターフェースの構成(データのダウンリンク時)高速・省エネルギーのディープラーニング向けアルゴリズムとHWアーキテクチャの開発ディープラーニング用のAIプロセッサを開発し半導体回路の国際学会A-SSCC2018で発表しました。ディープラーニングでは大量の積和演算を行う必要がありますが、演算の処理時間や消費エネルギーが大きいという課題にたいして、今回導入した主な新技術は、「フィルターごとの最適量子化アルゴリズム」(図1)と「ビットパラレル方式積和演算器」(図2)です。図1下に示すように積和演算で用いる定数(重み)のビット数を、ニューラルネットワークの各レイアに数十~数千あるフィルタ毎に、別々の最適ビット数を割り当てる手法を開発しました。平均ビット精度を3.8ビットにすると認識精度が50%以下に劣化する「レイヤーごとの最適量子化」(図1中央)に比べ、フィルタ毎の最適量子化(図1下)では平均ビット精度を3.6ビットまで削減しても、認識精度をほとんど劣化させずに、演算量が更に削減できます。)がボトルネックとなり、「待ち」が発生することが考えられますが、ビットパラレル方式(図2右)では、1ビットに分解し各演算器に順番に割り当てて並列動作させることで演算器の利用効率はほぼ100%に高まり、スループットを高めることが出来ます。今回開発した技術を用いて、ResNet-50(*1)のニューラルネットワークをFPGA(*2)に実装し、ImageNet(*3)を用いた画像認識のテストで、認識精度をほとんど劣化させずに演算スループットを約5.3倍改善、演算時間と消費エネルギーを従来の18.7%まで削減できることを確認しました。*1...ResNet-50:画像認識用のディープラーニングでよく用いられるニューラルネットワークのモデル。イノベーションメモリ製品の大容量化に伴い、工場で取り扱うデータ量も膨大になっています。製品が複雑に往来しながら行われます。高い品質を維持するために、1日20億件以上のデータを製造装置や搬送システムからリアルタイムに収集しています。その膨大なデータを用いて、複雑な要因分析を素早く実現しています。Learning)により大幅に改善、AI技術により不良の原因を推定する時間も短縮しています。キオクシアの工場は四日市にありますが、北上にも建設が進むため、2拠点での効率的な生産を目指し、最先端ツールの導入や社内外でのオープンイノベーションにも携わっています。