FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。Verilog混在シミュレーション(OVLライブラリのコンパイルと登録)”でISimでOVLライブラリのコンパイルとライブラリの登録をした。今度は、ISimでシミュレーションをしてみようと思う。OVLを使用する)”で使用したファイルを使用する。は”VHDLでOVLアサーションを使用する2(VHDLライブラリを使用)”を参照。今まではコマンドラインでコンパイルしていたが、今度はGUIを使用することにする。プロジェクトに追加する。Simulationのラジオボタンをクリックして、Behavioralを選択する。Modelを右クリックすると、ISimのプロパティダイアログが表示される。下の図のように設定する。(VHDLファイルをコンパイルしているので、この設定はいらないかも?ライブラリをコンパイルするときdefineしているわけだし。Modelをダブルクリックしてシミュレーションを開始するとエラーが出てしまった。ないというエラーだった。これは、VerilogのOVLを使用しているので、当然だと思う。Modelをダブルクリックしてシミュレーションを開始した。4つのコンパイルモジュールのエラーが出たが、ISimのウインドウが出てきて、シミュレーションをすることができた。Consoleには、OVL_NEXTとOVL_FRAMEのエラーメッセージも出ている。これで、フリーのISimでも、OVLのVerilog、VHDL混在シミュレーションをすることができた。URLhttps://marsee101.blog.fc2.com/tb.php/1434-f2312fb3この記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。