FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。キャラクタ・ディスプレイ・コントローラのシミュレーションようやく、腕の調子も良くなってきて、だいぶ打てるところまで回復してきた。打ちまくれはしないが。箸も右手で持てるようになって来た。医者やリハビリも終了した。皆様、ご心配ありがとうございました。大体、キャラクタ・ディスプレイ・コントローラもVerilog2001に出来たので、Veritakでシミュレーションをしてみた。今回はModelSimは使わないでVeritakのみとすることにした。理由はVSYNCがでるまでに17msec位シミュレーションする必要があるので、ModelSimだと遅いのでは?ということだ。後でやってみてもいいと思っているが。キャラクタ・ディスプレイ・コントローラのモジュールの入出力は下のようになっている。名前のついてるのが、プロセッサ側からフレーム・バッファに読み書きする関係の信号、VGA_がディスプレイに行く信号だ。シミュレーション結果は、下のようになった。VGA_VSYNCが後のほうで1発、0になっているのがわかると思う。垂直同期付近を拡大すると下のようになる。VGA_HSYNCの水平同期信号もアクティブ(0)になるのが確認できる。Veritakシミュレータでもかなりシミュレーション時間がかかっている。クロックがnsecオーダーなのに、msecオーダーで動く回路のシミュレーションは時間がかかる。StarterやVeritakでどのくらいかかるのかを調べてみた。VHDL版もあるので、それから調べてみた。VHDLでは分解能を変えて調べてみたが、それほど差はなかった。Starterより遅かったのが意外だった。SDRAMコントローラでは圧倒的に早かったのだが。オプション設定が悪いのかもしれない?いずれにしても、数分オーダーでシミュレーション時間がかかるので、終わるまでネットサーフィンが出来る。URLhttps://marsee101.blog.fc2.com/tb.php/507-556468a8この記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。