FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。Spartan3Eの入力用プログラマブル遅延素子2Spartan3Eの入力用プログラマブル遅延素子2でIBUF_DELAY_VALUEの値に対する遅延量を調べてみた。入力から出力につなぐだけのVHDLファイルを作ってインプリメントした。Endpoint)をクリックする。後の詳しいやり方はISEで任意のパスのディレイを見る方法を見てほしい。そこでinputからdelay_outputまでの遅延を見る。入力用IOBの遅延は1.300nsであった。Editorを立ち上げて入力用IOB(input)の配線を見てみると遅延素子はすべてスルーされている。次にUCFファイルにIBUF_DELAY_VALUEを追加してみよう。Analyzerで入力用IOBの遅延を見てみよう。入力用IOBの遅延は5.689nsに増えていた。Editorを立ち上げて入力用IOB(input)の配線を見てみるIBUF_DELAYに配線されている。次に2から13までIBUF_DELAY_VALUEを変えてインプリメントしてみた。入力遅延エレメントを使用する際の注意点を見ると13以上は使えないようだ。遅延時間の差が大きいのは0と1の間で、値は4.389nsだ。次に6と7の間が0.633nsと大きい。Delayが入るようだ。8の場合の入力用IOB(input)の配線が下の図だ。Analyzerで見る限りはタップで遅延が結構変化するようだ。コメント:0プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。