FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。IP2(現在作成中)”の続き。IPが出来てシミュレーションを行った。プロジェクトのファイル構成を下に示す。Slaveモジュールを借用している。1ライン画像データを読んできて、RGBからYに変換するモジュールだ。1ライン分の画像データを保存しておくライン・バッファである。下にISEのプロジェクトを示す。作製してシミュレーションを行った。トランザクションでレジスタをセットする。Readトランザクションが発生して、画像データをReadしてくる。Readされた画像データはRGB-Y変換により、輝度値に変換される。トランザクションにより、ラプラシアン・フィルタ保存領域にWriteされる。ISimによるシミュレーション結果を見ていこう。トランザクションでレジスタをセットする部分のシミュレーション結果を見ることにしよう。下にシミュレーション波形を示す。最初のReadトランザクションを示す。最初に256バースト転送を3回、32バースト転送を行っている。Channelでトランザクションが処理される。トランザクション波形を示す。する)次にWriteトランザクションを示す。最初のWriteトランザクションのデータはすべて0なので、2番めのWriteトランザクションを下に示す。トランザクションを示す。Readトランザクション同様、256バースト転送を3回、32バースト転送を行っている。Readになっているので、トランザクションの様子がよくわかると思う。AXI4バスの動作周波数は100MHzとなっている。Readトランザクションで、レジスタの0番地をReadしている。レジスタ0番地のビットアサインを下に示す。立っているのがわかる。危ない時は時は、AXI4バスの動作周波数を150MHzにしてみようかな?と思っています。SDRAMの帯域は余っているはずなので、ReadトランザクションとWriteトランザクションを重ねあわせることができるはずです。HDLで記述したのだが、わざとCでの高位合成結果のHDLに合わせてメモリベースで設計されている。この場合はハードウェアといえどもクロックベースの設計を行っていないので、ソフトウェア同様、フレームに処理が間に合うかどうかを確定できない。URLhttps://marsee101.blog.fc2.com/tb.php/2653-002a8c8eこの記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。