シッピングは55ドル。バウチャー+周辺機器の20ドルをあわせると200ドル(24k円)で、あんまり安くならないけれど、それでも周辺機器がついて秋月より安いし早く届くので、学生の人はガンガン利用しよう。アカデミック購入だと、普通は精査してから商品を送るので、1週間くらいたってから「売れません」みたいなメールが届くあたりが関の山かと思っていたけど、このスピード感よ。以前作った回路を動かせるようにしてみようと思う。ちなみにZYBO、思ってたよりけっこう小さかった。2015ディスク節約しながら280GBのを3年くらい使っていたのだけど、とうとう足りなくなったので1Tくらいのに換装した。X220のHDDは2.5インチ7mmなので、その規格のものを購入した。(”2.5インチ”と記載してあるものの多くは9mmなのでX220には入らない。)7mmで1TBのものは回転数が5400rpmのものしかなかったのでそれを購入。接続するメイン機(デスクトップ)に旧HDDと新HDDを両方接続した。使ってディスクのクローンを行う。・パーティションの再設定/拡張が行える。(システム|メイン|バックアップ)と並んでいるのでメインの部分を拡張する形で再設定。・クローン後、同ツール上でMBRを再設定する。(ブートマネージャは再設定されないので修復が必要。後述)・旧HDD、新HDDはレコードの衝突を避けるためにシステムに自動的にオフラインにされていた。MBRを再設定するため、OS起動後にwindowsのディスク管理ツールからディスクをオンラインにした。新HDDで起動する0xc000025というエラーが出てwindowsが起動できない。BIOS→MBR→winブートローダー(ここで死ぬ)1でMBRの再設定がうまく出来ないとそもそもブートローダーまで行かない(BIOS→真っ暗画面)インストールディスクを使って修復する動いた。copyを使う手段もある。CDディスクに焼いて利用する形式。MBRごとディスクをクローンできるため、インストールディスクを使った修復等の必要は無いが、パーティションの再設定は行えなえずそのままコピーするだけ。パーティションを後から再設定する場合、ディスクタイプに気をつける必要がある。windowsのディスクタイプにはベーシック・ディスクとダイナミック・ディスクの二種類があり、ベーシック・ディスクのボリュームからでなければwindowsは起動できない(上位エディションは可能)。ベーシック・ディスクには、隣あった領域しか拡張できないという制約がある。Copyでのクローンを行うと(システム|メイン|バックアップ|未定義)と並ぶことになる。未定義をメインに含めて拡張を行いたい場合、にはバックアップを消してからパーティションを拡張し、その後バックアップを再度設定する必要がある。2015つまみ食いが好きなので色々な言語を触ってちょっとだけコードを書く、みたいなことをいつもしているんですが、たまに使おうとすると結構忘れていて同じ所で引っかかったりします。復習すると忘れないだろうというのと、忘れた時に見返せる&書き足せるので、ブログにまとめることに。この記事は書いているうちになかのひとが疲れてしまったので書きかけです。C++まずここを引く癖をつけよう。関数が呼ばれ終わっても残る。クラスの全てのインスタンスで共有する変数,関数。クラス名::でアクセスする。インスタンスがなくても使える。静的メンバ関数からは静的メンバ変数にしかアクセス出来ない。ファイルの中でしか使えなくなるグローバル変数。関数内でしか使えない。publicvirtual抽象クラスを作りたいときに。virtualをつけると仮想関数になる。インスタンスをHuman型の配列に入れて、それぞれ継承したメソッドgrowup()を順番に呼びたい時とする。virtualしないとHumanのgrowup()を読んでしまうが、virtualしておけばそれぞれのメソッドを呼びに行ってくれる。条件コンパイルヘッダに書いて宣言が重複するのを防ぐ。引数:()は省略可能http://kaworu.jpn.org/cpp/%E3%83%A9%E3%83%A0%E3%83%80%E5%BC%8F参照クラスC++/CXのみで使う。Runtimeによって管理される(GCの対象になる)。ポインタと同様に使えるがポインタではない。リングバッファSTL::dequeでもいいけど、ビットマスクを使うとスマートにかける。=endPython勉強中。packされてる場合添字アクセスで取り出せる。あれば引数に変数名を指定してその名前で使える。Verilogまだ忘れていないことが多いのでこの項目はありません。git.gitignoreホワイトリスト方式で!を使って書く時の注意。!で無視を取り消すファイルはgitignoreから見える場所にある必要がある。!/dir/hoge.txtVBA+ExcelなんでVBなんで書かないといけないんだろう。Excelのゴミみたいなグラフ描画機能をなんとかするためには使わないといけないこともある。前回手探りで書いたけど全然わからない。わからないメソッドがたくさんあるのでデバッグモードでオブジェクトを調べながら書くと良い。Withの中では主語(対象)を省略して書ける。全ての要素にアクセス?SeriesCollection複数のパラメータまだよくわかっていないのだけど、グラフの色を決定するプロパティが二つあったりしてややこしい。どちらが優先されるのかもよくわからない。色の要素を持つ別々のオブジェクトを継承していたりして、Interior.ColorでもLineナンチャラ.Colorみたいなのでも色が設定できたりする。START実際、いろいろ書いていると頭がこんがらがってくるので書く言語を絞ったほうが良いのかもしれない。2015(この記事は書きかけです。書き終わるまで参考にしないでください)最近、HDLを勉強していて、1年くらいの勉強の成果としてFPGAでシンセ制作にチャレンジしています。ソフトウェア言語の場合、計算をするときにいちいち値の範囲とかは考えませんが、verilogだと全ての変数(レジスタ)と途中の式についてunsignedなのかsignedなのか、ビット幅はどれくらいなのか、を決めて、そして把握して書いていかないと容易に意図しない計算結果を出してしまいます。毎回混乱するので、今回はverilogHDL(2001)の計算の時のルールを自分用メモとしてまとめました。Sideの略で、式の左側(代入される側)を指します。RHSも同様に式の右側。デジタル回路を設計する際に考慮すべきポイントがとてもわかりやすくまとまってる良サイト。Veritakの開発者のページ。Veriogの文法仕様について詳しく乗っています。次のように評価します。式の評価前にLHSとRHSの中で最大のビット幅のものを探す。これが計算時のビット幅になる。RHSが全てsignedの場合、符号付きで計算する。一つでもunsignedを含む場合、符号なしで計算する。RHSでの演算結果をLHSに代入する。乗算などでRHSのビット幅がLHSを超えている場合はMSB側を切り捨てて代入する。論理シフト(>>)になる。算術シフト(>>>)になり、符号拡張される。式の左側)には依存しない。シフト後もビット幅は変わらない。同様にビット幅は変わらない(シフト後も幅拡張はされない)。signedで計算したい時、これを気にしてないととんでもないことになる。自動の幅拡張が起こらないよう、LHSとRHSのビット幅を揃えておく。$signed()をつかってキャストする。デシマル表現(単なる1とか、0とか)signedになる。幅指定していないので、幅はverilogのルールに則り32bitだと解釈される。チェックexeで書きだす時とか。Windowsを使っています。CNMATのライブラリ(OSC-routeとか、netreceive~,netsend~、ビートトラッキング各種)はだいたい64bit非対応かといってもちろん32bitを使うと4Gのメモリ上限にぶち当たる。VJするには非常に致命的。題からそれるけどAviraにMax.exeがトロイの木馬扱いされる。TCP/IPかUDPを使ってwifi経由でシグナルデータのストリーミングができる。家の中で使っている分には遅延もノイズもほとんどなし。blogイベント告知,技術的な備忘録など。