静電気ノイズへの耐性を強くしたい。静電気ノイズ対策の検討を行いたい。静電気ノイズへの耐性を強くしたい。静電気ノイズ対策の検討を行いたい。静電気ノイズへの耐性を強くしたい。静電気ノイズ対策の検討を行いたい。基板内へ侵入してくる静電気ノイズ、外来ノイズの影響、および、装置電源から発生し基板外へ伝達される伝導ノイズの対策は、試作開発した製品基板を使っての実機検証となっており、従来より製品開発期間短縮の妨げとなっている。相まって、これまで行ってきたような勘に頼った設計では対策検討も難しく、最悪の場合、設計の見直しとなり試作回数が増加してしまう。Suite/株式会社エム・イー・エル)を用いて、ESD(静電気放電)イミュニティ解析を行っている。Frequency-Domain)法を用いて、周波数ドメインで取得する。次に、解析で得たプリント基板の電磁界特性の外部端子やGNDにESDインパルスノイズを模した電圧を印加し、デバイスの電源-GND端子間の電位差を評価する。周波数毎に電流密度分布を確認する事で、対策の良否または原因の特定を行うものである。差分方程式に展開して逐次計算をすることで、電場・磁場を決定することができる計算方法である。実際に具体例をあげて説明する。半導体Aと半導体Bが搭載されたプリント基板の電磁界解析を行った。プリント基板(図1)の電磁界解析を行い、基板の周波数特性を取得した。この取得した周波数特性に対して、ESDインパルスノイズを模した電圧をシミュレーション上で印加する。印加電圧は、試験方法の規定にあるIEC61000-4-2により、2kVとした。電流波形とノイズスペクトラムは同図1の通り。シミュレーション結果の変化を観測するため、プリント基板としては、次の3通りのパターンを作成した。2.実験結果(A)、(B)、(C)のそれぞれのプリント基板の半導体Aおよび半導体BのVCC(電源)-GND間の電位差は図2の通り。(A)端子GNDとシステムGNDの間にスリットを設けた基板、が他と比較して最も電位差が小さく、端子GNDとシステムGNDにスリットを設けた方がESDイミュニティ対策としては有効だという事が示唆される。ESDイミュニティを電磁界シミュレーションで可視化するすることができた。プリント基板の層間結合を含む電磁界特性を、電磁界シミュレーターを用いて周波数ドメインで取得し、外部端子やGNDにESDインパルスノイズを模した電圧を印加することで、デバイスの電源-GND端子間の電位差を評価する事ができ、ESDイミュニティが評価できる事が分かった。プリント基板のパターン設計段階でシミュレーションを実施する事で、試作回数の削減および開発期間の短縮につなげる事ができる。知見をまとめた技術資料を無料でダウンロードいただけます。設計と信号品質12G-SDIリターンロス規格合致のための基板設計手法IBIS-AMIモデルを用いた高速信号シミュレーション10Gbps超伝送の基板設計最適化など全70テーマ更に、セミナー情報も定期的にご案内。この機会に是非ご登録ください。会員登録お問い合わせサイトマップサイトのご利用についてプライバシーポリシーENGLISH。