目的にpinフォトダイオードのi層内に傾斜超格子構造を導入することを検討した。得られた主要な成果は、1.プラズマCVD堆積中にSiH_4ガスを20sccm一定として、C_2H_4ガスを最大からその流量をコンピュータ制御により連続的に減らし、a-SiC:H膜の禁制帯幅が連続的に縮小する傾斜層(a-Si_<1-x>C_x:H)を形成できることを確認した。2.傾斜層とC_2H_4を含まないa-Si:H層とのヘテロ界面に生じる伝導帯のエネルギ段差とC_2H_4の最大流量との関係を求め、最大0.45eVまでのエネルギ段差が実現できることを確かめた。3.i層中に傾斜a-Si_<1-x>C_x:H層とa-Si:H層を交互に堆積した3段の超格子構造pinフォトダイオードを製作し、1.4×10^6V/cmの電界の下で最大6.7倍の光電流増倍を得た。この値は通常のpinフォトダイオードと比較すると約3倍大きく、かつ増倍開始電圧も低電圧側にシフト出来ることを確かめた。4.光電流の増倍率は、伝導帯のエネルギ段差が0.26eVから0.45eVの間で急激に増大することを見出し、電子がこの領域でイオン化を生じるためには伝導帯の不連続値にある閾値が存在することを示した。5.さらに大きなエネルギ段差を得るためにa-Si_<1-x>C_x:H膜と単結晶Siとの1段のヘテロ接合を作り、最大0.67eVまでのエネルギ段差を実現し、この段差が0.5eVあると電子はこのバンドオフセット領域でほぼ100%の確率で衝突イオン化を起こすことがわかった。傾斜層に導入する炭素の混入量を増し、段差が0.5eV以上になると増倍開始電圧は逆に増加する。この原因は膜中に取り込まれる炭素の割合の増に伴って膜質が劣化し、キャリア移動度が減少することによる。今後は、a-Si:H層とa-Si_<1-x>C_x:H層の界面の急峻性を高めると同時に、a-Si_<1-x>C_x:H傾斜層の膜質を改善するために分子線堆積法を検討する。試作素子を用いてアバランシェ増倍に伴う過剰雑音の低減、超高感度イメージセンサへの応用を進める。