第4回国際ナノテクノロジー会議(INC4)に出席した。CMOSなど、ナノエレクトロニクスと称する分野の会議ではあるが、20年前の国際固体素子コンファレンスやIEDM(国際電子デバイス会議)などを思い出すような発表が多かった。当時は、半導体トランジスタが高速になればスーパーコンピュータやメインフレームコンピュータができると研究者やエンジニアは信じていた。今は、もはや半導体トランジスタが高速コンピュータの決め手になるとは誰も思っていない。半導体トランジスタは十分速い(「スーパーコンピュータは市販のMPUで実現する時代」参照)。通信バス(シリアル/パラレル変換とその逆)やコンピュータの複雑な手続き(命令セットやプロセジャー、プロトコルなど)などがボトルネックになっており、これらのボトルネットをいかに解消するかという方向で技術は進んできた。最近は消費電力増大の問題がさらに出てきた。ナノスケール規模でのトランジスタの研究では、カーボンナノチューブ(CNT)や量子ワイヤーなど1次元に電子を閉じ込めて高速化を図るという方法や、CMOSの微細化の限界を突破するためにCMOS構造を3次元のFINFETなど立体構造にするなど、シリコンのCMOSプロセスから見ると極めてトリッキーな研究がなされている。CMOSトランジスタの問題は、ゲート絶縁膜の厚さ限界によりハフニウム酸化膜などHigh-k材料への置き換えなどによる延命策で対処しているが、これもいずれは行き詰る。CMOSそのものを見直すという方向はいまだに見られない。IBMワトソン研究所の発表でさえCMOSの域を出ていない。このブログの中で、「なぜトランジスタの発明が重要なのか」を考察して来て、リソグラフィで50nmのベース幅を実現できる今だからこそ、試してみる価値のあるラテラルnpn/pnpバイポーラトランジスタを提案した。2月に英国ケンブリッジのベンチャー企業を取材したとき、パワートランジスタをラテラルIGBTにして耐圧・電流容量を十分にとるという製品を紹介した。英国ではラテラルバイポーラを使う製品がすでに出始めている。CMOSの限界=量子トランジスタやナノワイヤー、ではなく、なぜもっと平凡だがCMOSの問題を突破できる簡単なトランジスタを研究しないのか。ナノスケールを平面で実現できる時代になったからこそ、バイポーラトランジスタのベース幅を平面でコントロールできるはずだ。ナノテクノロジー=トリッキーなトランジスタ、では製品として使えるかどうか、10年経っても研究だけで終わる可能性が高い。集積回路で使えるトランジスタの条件は、容量性負荷を駆動できる(すなわち駆動電流が大きい)、オフ電流が十分に小さい、微細化しやすい、シリコンプロセスを流用できる、などである。今後の新BMW時代を考えると、RF向けのインダクタやキャパシタを集積しやすい、ミクストシグナル回路を集積しやすい、という条件も加わる。いった条件を研究の縛りとして設けていると、少なくとも5年以内には使われる必須な技術の候補を求められることになる。ラテラル相補型バイポーラトランジスタは、その条件に合った候補の一つである。これにこだわる必要はないが、今の時代(リソグラフィレベルで50nmの寸法を実現できる)にふさわしい簡単なトランジスタ構造を発明し、そのプロセスを開発することこそが有望なトランジスタ、デバイスへの道を開くことになるといえよう。「今日のニュース」の著作権は日本経済新聞社及び日刊工業新聞社に帰属します。