20172017年11月に米国で開催される「IEDM」では、IntelやGLOBALFOUNDRIES(GF)が、それぞれの最先端プロセスの詳細を発表するようだ。その他、FinFETに代わる次世代トランジスタ技術に関する論文発表などが相次ぐ。Meeting(IEDM)」で、10nmおよび7nmのプロセスノードについてそれぞれ発表する。IEDMでは、メモリ、医療エレクトロニクス、フレキシブルエレクトロニクス、FinFET以降の新しいトランジスタ技術などの分野で、新たな方向性を示す論文も発表される予定だ。IntelはIEDMで、2017年3月に初めて公表した10nmプロセスの概要について説明するようだ(関連記事:Intelが10nmプロセスの詳細を明らかに)。Patterning)を使い、フィン幅7nm、フィンピッチ34nm、フィンの高さ46nmのFinFETを実現した。同プロセスで製造されたSRAMセルのセル面積は、0.0312μm2から0.0441μm2だという。Intelの10nmプロセスにおける12の金属インターコネクト層は、複数のしきい値電圧に対応する。10nmプロセスでは、NMOSおよびPMOSの駆動電流が、14nmプロセスに比べてそれぞれ71%、35%向上したという。最下層の2つのメタル層にコバルトワイヤを用いたことで、エレクトロマイグレーションが最大10倍に改善した他、ビア抵抗は半減したという。FinFETプロセスで製造したSRAMセル(セル面積は0.0269μm2)の詳細を発表する。同社は、2017年9月に開催した自社のカンファレンスで、同プロセスについて解説していた。Electronicsからライセンスを提供されている既存の14nmプロセスに比べ、ロジック密度が2.8倍高まる他、性能は40%以上向上し、消費電力は55%低減するという。Intelと同様、GLOBALFOUNDRIESのプロセスも複数のしきい値電圧をサポートする。FinFETの後継技術となる可能性のある研究についての論文もある。Imecの研究チームは、次世代トランジスタ技術についての論文を少なくとも3本は発表する予定のようだ。そのうち1本は、ナノワイヤ積層を用いた回路に関するものだという。リングオシレーターでは、n型デバイスに新しいメタライゼーションプロセスが採用されていて、しきい値電圧をより高精度に制御できるようになったとしている。MOSFETの構造としては、ナノワイヤをゲートで取り囲み、トランジスタチャンネルとする。Around)ナノワイヤのアレイについて報告するとしている。InGaAs(インジウム・ガリウム・ヒ素)で製造した垂直型FETアレイは、397μA/μmのオン電流特性を示した他、VDSが0.5Vにおいて1.6S/μmというピーク相互コンダクタンスを示したという。FinFETで製造したリングオシレーターについて発表する予定だ。このリングオシレーターは、同等のシリコンデバイスと同じ周波数帯で動作しつつ、より低消費電力だという。2016」、imecが展望する5nm世代の配線技術(後編)前回に続き、5nm世代のロジック配線プロセスを展望したimecの講演を紹介する。後編となる今回は、微細化に対応して配線抵抗(R)と配線容量(C)を最適化する方法について解説する。Electronics、TSMCだが、ここのところIntelは、1歩引いて静観しているようだ。(DARPA)は、「多様な創造性で微細化の進展を補う時代へと向かっている」と語る。(DARPA)は、来たる「ムーアの法則」の終息に備え、“ポスト・ムーア時代”の技術の模索を本格化させている。材料、アーキテクチャ、設計の自動化の3つにターゲットを絞り、まずは2億米ドルを投資してプロジェクトを行う予定だ。意外にもあまり知られていないのだが、米国における最初の“ハイテク企業密集エリア”は、東海岸のボストン郊外である。1940年〜1960年代にかけて、ハイテク産業が発展したボストン郊外のエリアだったが、その繁栄を長く謳歌することはできなかった。シリコンバレーは、ボストンを打ち負かすことになったのか。今回はその辺りを探ってみたい。半導体業界の大型M&A、ほぼ終息へ過去数年にわたり大型買収が続いた半導体業界だが、こうした活発なM&Aは、ほぼ終息しつつあるという。LLC.ITmediaはアイティメディア株式会社の登録商標です。