PR2及びMIRRORで形成されたカレント・ミラーによって得られるような電流iSが注入される。M3及びM4を劣下させようとする過度に高い電圧の、トランジスタM3及びM4のソース電極への出現を防止することによって構造上の信頼性を改善する。PR2及びMIRRORは所要のカレント・ミラーとなることにより負荷へ供給される電流に整合される電流をトランジスタMD及びMEに注入する。CREFは回路の周波数安定性を改善するのに有効である。[0053]【発明の効果】この発明に係る電圧調整器の利点は、負荷へ供給中の電流に適合するために毎回変えられる値の電圧を出力でき、これにより負荷自体の特定ノードに負荷が実際に引き出す電流の値とは無関係にほぼ一定の電圧を得ることである。voltage.【0054】この電圧調整器は、従って、電気的にプログラマブルな不揮発性メモリのビット・ラインに電気インパルスで給電するのに適し、これはメモリ・セルに電荷キャリアを生じるためにメモリ・セルへ引き出される電流を大きくすることにより、もってメモリ・セルの論理状態を変えさせることができる。has.【0055】ここに説明して例示した実施例は、この発明の範囲から逸脱することなく多くの方法で変更できることが理解されよう。DRAWINGS【図1】従来の電圧調整器が組み込まれたプログラミング回路の回路図である。incorporated.【図2】この発明に係る電圧調整器及びこれに連結された一番簡単な形態のプログラミング回路を示す一般的な回路図である。invention.【図3】この発明に係る電圧調整器のために設計された簡単だが精度の悪くない回路を示す回路図である。accuracy.【図4】この発明の電圧調整器のために設計された別の回路を示す回路図である。invention.【図5】この発明に係る電圧調整器を実施するための完全な回路図である。MBd)と、前記電源の2つの端子の一方と前記抵抗性素子の一方に連結するノードとの間に接続された少なくとも1個の被制御電流発生器(G1,G2)と、演算増巾器(A)とを備え、この演算増巾器は、その非反転入力端子(+)が前記抵抗性素子の少なくとも一方に連結するノードに接続され且つその出力端子が前記電圧調整器の出力端子であることを特徴とする電圧調整器。(MW,MB)と同時にドライブされることを特徴とする請求項1の電圧調整器。前記演算増巾器(A)は利得1回路構成に接続されていることを特徴とする請求項1の電圧調整器。stageの電圧調整器。)を備え、前記第1の端子が前記演算増巾器(A)の出力端子であることを特徴とする請求項4の電圧調整器。相当物であり、前記電圧調整器の入力端子を形成する制御端子を有する少なくとも1個のトランジスタを備えたことを特徴とする請求項1ないし5のいずれかの電圧調整器。前記電圧調整器を構成する前記トランジスタは電界効果トランジスタであって、その制御端子がゲート端子であることを特徴とする請求項6の電圧調整器。負帰還回路を使用し、この負帰還回路は、その低出力インピーダンスの出力端子に、出力インピーダンスが高い電圧発生器によって発生された電圧を再生するのに有効であることを特徴とする電気的にプログラマブルなメモリ・セルをプログラミングするために給電電圧を調整する方法。programmingステップ中に選択されたメモリ・セルによって引き出される給電電流の値の関数であることを特徴とする請求項8の電圧調整方法。備えた電圧調整器回路。前記分圧器回路は第1の抵抗性素子及び第2の抵抗性素子を備え、前記第1の抵抗性素子は前記第1の電圧供給端子と前記第1のノードとの間に結合され、前記第2の抵抗性素子は第2の電圧供給端子と第2のノードとの間に結合され、前記整合のとられた回路は前記第1のノードと前記第2のノードとの間に結合され、そして前記演算増巾器の入力端子は前記第1のノードに結合されている請求項10の電圧調整器回路。前記分圧器回路は第1の抵抗性素子及び第2の抵抗性素子を備え、前記第1の抵抗性素子は前記第1の電圧供給端子と第2のノードとの間に結合され、前記第2の抵抗性素子は前記第1のノードと前記整合のとられた回路との間に結合され、そして前記演算増巾器の入力端子は前記第2のノードに結合されている請求項10の電圧調整器回路。前記演算増巾器の入力端子は非反転入力端子であり、そして前記演算増巾器は利得1回路構成に接続されている請求項10の電圧調整器回路。前記演算増巾器は、利得段及びソース・ホロワ段を含む請求項10の電圧調整器回路。ソース・ホロワ出力段を更に含み、この出力段は前記演算増巾器の出力を受け且つそのソースが前記プログラミング選択回路に接続されている請求項10の電圧調整器回路。前記ソース・ホロワ出力段は、前記利得段によってドライブされ且つ前記第1の電圧供給端子及び第2の電圧供給端子の一方へ第3の電流発生器を介して第1の端子で結合されるトランジスタを含む請求項15の電圧調整器回路。前記演算増巾器の出力端子が前記プログラミング選択回路の入力端子に直結されている請求項10の電圧調整器回路。10の電圧調整器回路。前記分圧器回路が単一の抵抗性素子である請求項10の電圧調整器回路。前記第2の電圧供給端子と前記第2のノードとの間に結合された第2の電流発生器を更に備えた請求項11の電圧調整器回路。前記プログラミング選択回路及び前記整合のとられた回路は事実上同期してドライブされる請求項19の電圧調整器回路。分圧器回路を更に備え、前記整合のとられた回路が前記分圧器回路を介して前記電圧供給端子に結合される請求項19の電圧調整器回路。前記プログラミング選択回路は少なくとも1個のトランジスタを含み、そして前記整合のとられた回路は少なくとも1個の被整合トランジスタを含む請求項19の電圧調整器回路。前記整合のとられた回路を構成する被整合トランジスタの数は、前記プログラミング選択回路を構成するトランジスタの数に等しい請求項24の電圧調整器回路。