[0001]【産業上の利用分野】この発明は、モノリシックに集積された電圧調整器、特にCMOS技術で実施された電気的にプログラマブルな不揮発性メモリ集積回路にて使用するための電圧調整器に関するものである。[0002]【従来の技術】不揮発性メモリ・セルはMOSトランジスタから成り、そのチャネル領域の上に在るゲート電極は浮動電極(すなわちメモリ・セル及びこれが接続されている外部回路の他のノードの全ての近くに高い直流インピーダンスを有する電極)である。cell,制御ゲートと称され、適切な制御電圧によってドライブされる第2のゲート電極を更に含む。トランジスタの他の電極は普通のドレイン、ソース及び本体電極である。voltage)も変えれる。これは、トランジスタが2つの論理状態すなわち“高い”閾値電圧に在る状態と“低い”閾値電圧に在る状態とのどちらにも入らせることができる。applied,トランジスタがその閾値電圧の値に依存してそのドレイン電極とソース電極の間に低い又は高いインピーダンスを持つので、トランジスタの状態を“読み出す”ことが可能になる。従って、トランジスタはメモリ・タイプの論理素子とみなせる。浮動ゲートが他のノード近くに非常に高いインピーダンスを持つので、その充電状態は相当長い期間保持でき、これによりメモリ・セルは“不揮発性メモリ”としての特色を呈し、メモリ・セルの論理状態は、たとえこのメモリ・セルが接続されている回路への電源が切られても、決っていない時間保持される。time.【0004】電荷が浮動ゲートに蓄積される動作は“プログラミング(programming)と定義され、そして浮動ゲート中に存在する電荷が浮動ゲートから除かれる動作は消去(clearing)と呼ばれる。-セルがnチャネル・トランジスタから成り、浮動ゲートに蓄積され得る電荷が電子であり、そしてメモリ・セルの閾値電圧がプログラミング動作によって高い値にもたらされる場合を例にして説明を行う。operation.【0005】この発明の基礎をなす問題はセル・プログラミング動作に関するものである。SSに保持されなければならない。これは浮動ゲートに正電圧を誘起する。諸電極に印加される電圧レベルのため、セル・トランジスタは飽和領域中で働くようにドライブされ且つ大電流が流される。この状況では、適当な電圧レベルが印加される場合、浮動ゲートからチャネル領域を分離するシリコン酸化物に電子を通過させることになる。電子の流れは浮動ゲートに向けられ、この浮動ゲートは負に充電される。トランジスタの閾値電圧はプログラミング動作中変わるので、トランジスタを流れる電流の強さは可変になる。プログラミング動作のために必要な正電圧をトランジスタの制御ゲートに印加し且つ正電圧をドレイン電極に印加しない場合、電流はセルを流れないので、セルはプログラムされない。often,セルのプログラミングは、持続時間の長い単一パルスよりもむしろ一組の短プログラミング・パルス(“パルス性プログラミング”)によって行われる。duration.【0006】電気的にプログラマブルな不揮発性メモリ回路は、通常、極めて多数のセルを含む。これらセルは行、列(ビット・ライン)に配列される。1ビット・ライン中のセルは共通のドレイン電極を有する。各セルは行ラインを作動することによって一義的に識別される。PPからメモリ・デバイスに印加される。SSと称される)である。PPに対して変動の少ない許容値を通常、提供する。provided.【0008】特定のセルをプログラムするために、このセルを識別する行ライン及びビット・ラインは適当な正電圧レベルにもたらされなければならない。動作時に互いに且つメモリ・セルに対して直列に接続される2個の選択トランジスタMW及びMBを作動することによりビット・ラインは通常、適当なレベルにもたらされる。2個のトランジスタが同時にターンオンされて選択されたビット・ラインを高電圧にできるのは、選択されたセルがプログラムされるべきである時だけである。MWにはpチャネルで良い。p-channel.【0009】両方のトランジスタMW及びMBのゲート端子へ印加される2つの信号SelW及びSelBを使用してビット・ラインが作動される。MWは低論理レベルのSelWでオンになり、そしてMBは高論理レベルのSelBでオンになる(2つの論理レベルの信号で得られる電圧値が適切であることが明らかに必要である)。.【0010】メモリ・セルのプログラミングは、ドレインへ印加される電圧すなわちそれぞれのビット・ラインに存在する電圧vBLによって主として行われる。電圧値が低いと不充分でセルをプログラミングするのが遅くなる反面、電圧値が高すぎるとセルが部分的に消去されるソフト・エラーシング(soft−erasing)として知られる現象をもたらす。vBLの最適範囲はかなり狭い範囲(代表的な例では5V〜6V)である。example).【0011】従って、プログラミング・ステップ中ビット・ラインに正しい電圧を供給するには極めて精度の高い電圧調整器が必要である。上述したように、このプログラミング・ステップ中セルは大量の電流(電圧調整器に供給されるべき)を引き出すようにプログラムされる。プログラミング動作を速めるために、電圧調整器はメモリ・セルからの電流需要に対して素早く応答しなければならず、特にパルス性技術を使用してプログラミングを行う場合はそうである。technology.【0012】しかしながら、短い応答時間で大電流を供給するのに必要な精度及び能力は、どんなプログラミング状態においても最適性能を不変に確保するにはまだ不十分であることが認められている。REGとかなり異らせ、セル・プログラミングに関するシステム性能を劣下させることになる。CMOSフラッシュ・メモリ”から周知である。memory".【0014】図1は、上記論文で提案され、従来の電圧調整器が組み込まれたプログラミング回路を示す回路図である。PPを通してビット・ラインに供給される。M2,M3及びM4を備える。PPに接続されている。REFに等しいが、プログラミング動作中電流の流れるトランジスタ対M6及びM7のせいで負レベル変換用である。これらトランジスタM6,M7は、図示の構成ではそれぞれビット・ライン選択トランジスタ、書き込み選択トランジスタになる。transistor.【0017】pチャネル・トランジスタM4のソース端子での電圧V1は抵抗R1,R2及びR3から成る分圧器によって下記のように設定される。(2)【0019】公称状態において最適の仕方でプログラミング動作が行われるようにするため、ビット・ラインに所要の電圧値に等しい電圧定格V1を持つサイズに分圧器はされる。regulatorREFは正レベル変換により値V1より高く上昇され、これはnチャネル・トランジスタM3及びM2によって行われる。M2,M3はそれぞれトランジスタM6,M7に整合される。programmingステップ中の2個のトランジスタM6及びM7を通って設計通りに流れる定格電流と同じであるように、選択される。REFはトランジスタM2及びM3の直列接続体の両端間の電圧降下に等しくなる。従って、もしプログラミング・ステップ中にトランジスタM6及びM7を通って流れる電流が設計電流と同じならば、ビット・ラインでの電圧は目標値V1になる。[0021]【発明が解決しようとする課題】しかし、この技術はそれ程有効ではなくて或る種の欠点が顕著になる。effective.【0022】事実、選択されたセルから引き出される電流は、製造方法での避けられない変動のせいで集積回路間で変わり得る。上記電流は、集積回路が置かれる環境及び適用状態の変化によっても変動し得る。board)から設定することは全く任意である。実際には、設計者は、プログラミング・ステップ中にビット・ラインを流れるべき電流の代表的な値を固定できるにすぎず且つこれに基づいてトランジスタM1を流れる電流を固定する。プログラミング・ステップ中にビット・ラインを実際に流れる電流がこの設計に応じて電圧調整器出力段に流れる電流と違うならば、ビット・ラインでの電圧は正しくない。incorrect.【0023】更に、設計段階ではメモリ・セルの閾値電圧は徐々に高くなろうとし、引き出されるセル電流は時間経過後減少しよう。プログラミング電流の平均値の評価に基づいて行われる電圧調整は、従って毎回満足な結果を生じ得ない。time.【0024】この発明の目的は、プログラミング・ステップ中にビット・ラインに毎回提供される電圧が最適の態様でプログラミング動作を実施するのに要する電圧と実際に同じであるように、電圧調整器から出力される電圧を調整することである。G2)と、演算増巾器(A)とを備え、この演算増巾器は、その非反転入力端子(+)が前記抵抗性素子の少なくとも一方に連結するノードに接続され且つその出力端子が前記電圧調整器の出力端子であることを特徴とする電圧調整器によって達成される。[0026]【実施例】この発明に係る電圧調整器の特色及び利点は、添付図面に示された諸実施例についての以下の詳しい説明からもっと明白に理解できる。drawings.【0027】図2に示されたように、この発明に係る電圧調整器は、利得1構成に接続された演算増巾器Aを備えている。Fが印加され、これは負荷に給電するため出力側で再生されるようになっている。REFは、2個の抵抗R1及びR2で形成された分圧器から得られる。alignedWd,MBdが接続されている(すなわち、後者のトランジスタは前者のトランジスタと同じ特性を持っているが、後述するようにチャネルの実際の長さに対する実際の幅の比W/Lが適当に縮尺ないし拡大されている)。enlarged).トランジスタMWd及びMBdは、どんな選択を行うのも有効でなく、この分野では普通、ダミー・トランジスタと云われている。MWd,MBdのゲート端子に印加される。G1及びG2を含み、これら被制御電流発生器G1及びG2は、電圧調整器からビット・ラインへ引き出される電流iBLに等しい電流iを供給し且つカレント・ミラー回路によって実施され得る。REFは下記の(3)式及び(4)式で表される。)【0031】Ron,d=Ron,MWd+Ron,MBdはトランジスタ対MWd及びMBdのオン状態での抵抗の和である。(5)【0034】であるとしよう。BLそしてiS=iBLであるので、下記の式が成立する。PROG【0040】となる。programmingPROGを持つサイズに分圧器は構成される。configured.【0041】従って、選択トランジスタの両端間の電圧降下の補償は、平均電流値に対するよりもむしろ、負荷へ瞬時に供給される電流値に対して行われる。REFを決してシフトすべきでない。ダミー・トランジスタのオン状態での抵抗値は、もし過度に大きい時定数を避けるべきなら、あまり高くすべきでない。その理由は上記抵抗値が大きな容量と直列であるからである。電圧調整器のレスポンス時間の制限内で理想的な電圧値はビット・ラインに毎回一定に保持される。G1及びG2からの電流iSをiBL/βに等しくすることにより同じ結果が得られることは理解できる。appreciated.【0043】或は、電流iSが電流iBLより係数μだけ減少され(iS=iBL/μ)そしてダミー・トランジスタのための係数W/Lが(6)式に比べて同じ係数で除算され、従ってRon,d=(μ,β)Ron,BLであり、且つ(7)式がまだ有効である回路が提供され得る。provided.これは占有面積及び消費電力を低減する(特に遷移段階において)。phase).【0044】メモリ・デバイスのプログラミングは、通常、1語の全セルで並列に起き、そして閾値電圧の上昇がもくろまれるセルだけがプログラムされることが理解できる。その理由は、特定の論理レベル0又は1に対応するデータが論理値とセルの閾値電圧との一致に応じて上記セルだけに記憶されるべきであるからである。電圧調整器からの出力電流は、実際にプログラムされているセルから引き出された合成電流に等しくされるべきである。選択されたビット・ラインの選択トランジスタの両端間に現われる電圧降下を適切に補償するために、ダミー・トランジスタの電流密度は選択トランジスタの電流密度と等しくすべきである。これは、1語を構成するセルの数に等しい多数の並列接続ダミー・トランジスタ対MWd及びMBdを分圧器中に接続することで達成できる。或るプログラミング動作中、実際にプログラムされるべきセルの数と同数のダミー・トランジスタ対が作動される。これは、各対中のダミー・トランジスタのゲート電極を適切な命令信号と関連させることによるような慣用の技術で容易に得ることができる。後述する単一のダミー・トランジスタ対を参照すれば、選択された語のセル中でプログラムされるデータに適合するように作動される複数のダミー・トランジスタ対の説明も理解できる。word.【0045】同様な考察はもちろんマルチプログラミング技術にも等しく適用され、これにより幾つかのnビット語は並列にプログラムされる。parallel.【0046】図2に示された回路は、選択トランジスタの、分圧器中に接続された対応ダミー・トランジスタに対する理想的な整合を行う(両方のトランジスタが同一バイアス状態にあるから)。)は事実、同じである。same.【0047】この構成では、同一の電流が注入されて分圧器(ダミー・トランジスタの直列接続体の両端間)からピックアップされるべきである。これには電流発生器G1とG2の良好な整合及び構造上広い面積が必要である。2個の整合のとれた電流発生器(その一方が電流を供給し、他方が電流を引き出す)を設けるには、或る程度電力を消費させる必要がある。実際には、一方の電流発生器例えばG1から電流が一度得られたならば、これは構造(他方の電流発生器例えばG2から他のカレント・ミラー回路を通る電流を固定する)に反映される。.【0048】もっと簡単であるが、それでも精度の落ちない解決策は、図3に示したように分圧器の低圧端にダミー・スイッチを移すことから成る(ダミー・トランジスタはMWd',MBd'であり、これらのゲート電極はそれぞれ命令信号SelWd',SelBd'でドライブされる)。このようにすれば、分圧器から電流をピックアップのはもはや不要になり、これにより単一の電流発生器G1だけで済み、図2に示した構成にくらべて占有面積が狭く且つ消費電力が少ないと云う利点が得られる。この解決策は、先の実施例とは質的に等価であるが、それでもより大きい設計精度及び或る種の妥協を含む。その理由は、トランジスタMW及びMBとそれぞれのダミー・トランジスタとの、ターンオン時にソース電極及びドレイン電極に現われる電圧がもはや等しくないためである。これは、ダミー・トランジスタのサイズ(すなわち比W/L)を対応するトランジスタのサイズとは適切に変えることにより且つ命令信号SelWd'及びSelBd'に適切な電圧値を使用することにより、或る範囲までは補償できる。compensated.【0049】この発明の電圧調整器を実施するための他の回路は図4に示されている。OUT,負荷へ毎回供給されてビット・ライン選択トランジスタを流れる電流に等しい。G1に反映され且つ2個のダミー・トランジスタMWd'及びMBd'を通過し、これによりビット・ライン選択トランジスタの両端間に生じる電圧降下vBLを補償させる。REFの値への寄与から発する。REFの値を目標値にすべきであるなら、分圧器のサイズを決める際に考慮すべきである。divider.【0050】図5は最後に述べた発明に従って実施された電圧調整器の完全な回路図である。