[0001]【発明の属する技術分野】本発明は、溝部を有する半導体装置およびその製造方法に係わり、特に、トレンチ溝部の開口部の角部を酸化レートの異なる材料により構成してなるトランジスタおよびその製造方法に関する。[0002]【従来の技術】トランジスタなどの半導体装置を、微細加工技術により高密度に集積させた高集積回路において、さらなる高集積化および高い駆動能力が求められている。required.【0003】近年、中でも注目されているのがトレンチ(溝)を有する半導体装置である。ゲートをトレンチ構造にすると、基板上のゲート部分の占有面積を狭くすることができ、その結果電流値の大きな、性能の良い高集積化回路が実現される。realized.【0004】しかし、このトレンチ構造には、トレンチ開口部の角部のゲート酸化膜が、他の膜部分に比べて薄くなるという問題があった。これは、ゲート酸化膜の熱酸化により、膜の面方位が変化して膜の成長の仕方が異なることに起因している。トランジスタの製造工程において、ゲート酸化膜の酸化のためには1000°C程度の温度が必要であるため、これは不可避の問題であった。problems.トレンチ開口部の角部のゲート酸化膜が、他の膜部分に比べて薄くなると、角部に発生する強電界で破損してしまう恐れがある。portion.【0005】1000°Cより高い温度で処理すれば、トレンチ開口部の角部も含めゲート酸化膜全体にわたって均一な膜が得られるが、1000°Cを超えた温度で処理すると、不純物拡散層における拡散が進みすぎてしまうという新たな問題が生じる。ここで、従来のトレンチ構造の半導体装置およびその製造方法を図1〜5を参照して説明する。1-5.【0006】図1は、ゲート電極引き出し部1、ソース2およびトレンチ3からなる従来の半導体装置の平面図である。図2は、図1のAA'断面図、図3はBB'断面図であり、ゲート電極引き出し部1、ソース2の他、半導体基板(ドレイン)4、ベース5、ゲート膜6およびゲート電極7が図示されている。shown.【0007】図4に従来のトレンチ構造の半導体装置の製造工程を示す。図4(a)は、シリコン基板(ドレイン)11の上にベース12、ソース13および熱酸化膜14を形成した図である。図4(b)において、熱酸化膜14の上にトレンチエッチングのためのトレンチマスク材15を形成している。14およびマスク材15が除去された状態である。4(d)において、トレンチ16、ベース12およびソース13に沿ってゲート膜が形成され、その上にゲート電極18が形成されている。thereon.【0008】図5は、従来の半導体装置におけるトレンチ構造の拡大断面図である。図5からわかるように、トレンチ開口面の両角部において、ゲート膜が切り込みが入ったように薄くなっている。このようにゲート膜が薄くなった尖り部分19は電界が集中し易く、ゲート耐圧が低下する。lowered.【0009】このようなトレンチ構造における問題点を解決すべく種々の試みがなされている。structure.【0010】例えば、特開平7−249768号公報には、トレンチ側壁上端コーナー部を増殖酸化させることにより厚くした装置が開示されている。JP-A-5-47919号公報には、トレンチ溝の素子形成領域のエッジ部分にまるみをもたせた装置が開示されている。Also,特開平7−326738号公報には、トレンチ上部のコーナー部分をゲート電極が覆わない構造が開示されている。特開平2−113548号公報には、ゲート電極直下に、段差を設け、その段差に酸化膜のサイドウォールを形成した構造が開示されている。step.【0011】しかし、これらは製造工程が複雑であったり、ゲート膜の尖り部分の厚さを信頼性高く製造するには不十分であった。[0012]【発明が解決しようとする課題】以上のように、トレンチ開口部の角部分においてもゲート膜に尖りが生じない構造の半導体装置が必要とされていた。required.【0013】従って、本発明の目的は、酸化レートの異なる材料を用いることによって、トレンチ開口部の角部の膜構造を均一な厚さとすることのできる半導体装置およびその製造方法を提供することである。there.【0014】また、本発明の他の目的は、酸化レートの異なる材料において、酸化レートの差をより大きくするために、酸化レートの速い材料に不純物を充填して、より信頼性の高いトレンチ側壁上端角部構造を有する半導体装置およびその製造方法を提供することである。1の絶縁膜および速い酸化速度を有する層を貫いて形成された溝部と、速い酸化速度を有する層と溝部を覆う第2の絶縁膜とを具備することを特徴としている。1の絶縁膜および速い酸化速度を有する層を貫いて溝部を形成する工程と、速い酸化速度を有する層と溝部を第2の絶縁膜で覆う工程と、第2の絶縁膜上に電極を形成する工程とを含むことを特徴としている。film.【0017】本発明の半導体装置およびその製造方法において、拡散層は、ベース層およびソース層からなる。layer.【0018】また、本発明の半導体装置およびその製造方法における第2の絶縁膜は、速い酸化速度を有する層と溝部を実質的に全体を連続して覆っている。rate.【0019】本発明の一実施例によれば、半導体基板はシリコンであり、半導体基板および拡散層よりも速い酸化速度を有する材料はポリシリコンである。このポリシリコンに不純物を添加してもよい。polysilicon.【0020】本発明によれば、半導体基板および拡散層よりも酸化速度の速い材料を、半導体基板の上に存在させることにより、溝部の側壁上端角部を嵩高い構造とすることが可能となり、従来のように角部の絶縁膜が薄くなることを防ぐことができる。2膜(第2の絶縁膜)が、ポリシリコン上部とトレンチ内部のポリシリコンにポリシリコン酸化膜(第2の絶縁膜)が形成される。このポリシリコンの酸化レートがシリコンよりも速いため、このような嵩高い積層構造を実現することができる。structure.【0022】一般に、酸化レートは、その物質の濃度が高くなると速くなる。したがって、不純物を添加することで酸化レートを高めることができる。impurities,不純物を添加しない場合に比べて数十nm増大する。impurity.【0024】不純物としては、p型であれば、ホウ素等、n型であれば砒素、アンチモン、りん等通常の不純物が挙げられる。不純物を添加することで、トレンチ開口部の角部を精度良く嵩高いものとすることができる。2は熱酸化膜(第1の絶縁膜)の材料でもあるため、マスク材除去時にこの熱酸化膜の一部も除去されてしまった。removed.【0026】しかしながら、本発明の半導体装置によれば、熱酸化膜の上にさらに層を設けているため、熱酸化膜の厚さがマスク除去により損なわれることを防ぐという効果も得られ、熱酸化膜がトレンチ開口部の絶縁膜厚をかせぐことに利用できる。opening.【0027】本発明の構造および製造方法は、トレンチ溝を有する半導体装置であれば適用でき、それ以外の形状の制約は特にない。従来あるような図11に示す片側のみを引き出した形状にしてもよい。substrate型層を形成したn型半導体基板を用いればIGBT(絶縁ゲート型バイポーラトランジスタ)にも適用することができる。6〜9を用いて説明する。29、トレンチ27およびソース23からなる。23.【0030】図7に、本発明の一実施例による半導体装置の製造工程を示す。24およびポリシリコン25が形成されている。(b)において、ポリシリコン25の上にトレンチエッチングのためのトレンチマスク材26が形成されている。substrate7が形成され、マスク材26が除去された状態である。removed.図7(d)において、ポリシリコン25の上とトレンチ形成部分にポリシリコン酸化膜29が形成され、トレンチ27にはゲート膜28が形成されており、ゲート電極30が埋め込まれている。buried.【0032】図8は、本発明の半導体装置におけるトレンチ構造の拡大断面図である。245とポリシリコン酸化膜29がさらに積層しているため、トレンチ開口面の両角部は薄くなることなく、他の部分と同一の厚さを保っている。portions.【0033】ゲート膜28の厚さは約100nm、熱酸化膜24の厚さは100〜200nm、ポリシリコンの厚さは500nm以上、ポリシリコン酸化膜29の厚さは100nm以上である。more.【0034】以下、本発明の半導体装置の製造方法について具体的に説明する。CVD法により堆積させる。2トレンチマスク材26をCVD法により形成する。2熱酸化膜24を反応性イオンエッチング等によりエッチングして、トレンチ27を形成する。4,000~6,000nmとする。トレンチの後処理を施した後、マスク材26を除去する。150nmのポリシリコン酸化膜29が形成される。time,ポリシリコンの酸化レートが基板21、ベース22およびソース23のバルクシリコンよりも速いため、この積層構造が実現される。ゲート膜28およびポリシリコン酸化膜29の上に、ゲート電極30を形成し、ゲート電極の引き出し部をパターニングする。contact,Al金属等によりソース電極を形成し、さらにパッシベーション層を堆積させる等によって、トランジスタを構成する。transistor.【0040】[実施例2]図9を参照して本発明の変形実施例である不純物を充填した半導体装置について説明する。2酸化膜42を150nmの厚さで堆積し、その上にポリシリコン43を500nmの厚さで堆積させる。thereon.【0042】次に、図9(b)に示すように、ゲート電極引き出し領域にポリシリコン43が残るようにしてパターニングを行う。area.【0043】さらに図9(c)に示すように、シリコン基板41の表面にボロンを注入し、拡散させてベース層44を形成する。この際、同時にポリシリコン層にもボロンを拡散する。2酸化膜42を選択的にエッチングして、ベース層44に砒素を注入し、拡散させてソース層を形成する。diffused.【0045】この後、前述のようにトレンチを形成させて、半導体装置を完成させる。device.【0046】実施例1および2、従来例のゲート耐量を測定した。2となるような電圧をかけて、ゲート膜厚で規格化して測定した。thickness.【0047】図10の結果から明らかなように、実施例1および2のゲート耐量は、従来例に比べ実施例1では45%、実施例2では63%増大した。[0048]【発明の効果】本発明によれば、酸化レートの異なる材料を用いるだけで、トレンチ開口部の角部を嵩高くすることができ、この角部の膜厚が他の膜部分より薄くなることを防止することができる。これにより、ゲート耐量の低下を防ぐことができ、優れた性能を有する半導体装置が実現される。ポリシリコンに不純物を拡散させることにより、さらにポリシリコン酸化膜を厚くすることができ、ゲート耐量のマージンをより一層向上させることができる。従来の半導体装置の平面図。