静電気ノイズへの耐性を強くしたい。静電気ノイズ対策の検討を行いたい。目的プリント基板上の半導体が動作した際、その電源端子に流れる過渡が原因となるノイズの対策として、半導体の電源ピン近傍にバイパスコンデンサを付与して対策することが一般的であるが、部品や基板配線上の制約により半導体電源ピンの近傍に十分なバイパスコンデンサが配置できないケースが発生している。この問題に対処するノイズ対策方法として、プリント基板に元から配置されている電源層・グラウンド(以下、GND)層に対向するようにGND層・電源層(電源層に対してはGND層、GND層に対しては電源層)を追加して、プリント基板の内部に容量を形成する対策が知られているが、層数増加によるコストアップが懸念される。そこで、信号層の空きスペースを利用し、電源パターンとGNDパターンが対向した部位を設けることによって、基板の層数を増やすことなく幅広い周波数でノイズ対策ができることを検証した。第2層がGNDプレーン、第5層が電源プレーンの6層板において、第3、4層に、それぞれ電源、GNDパターンを配置することで、電源GND対向部位を有する基板を作成した。この基板に半導体を載せ、半導体動作状態での放射ノイズを測定し、電源GND対向部位の形成によるノイズ対策効果を検証した。基板サイズは150mm×120mmの6層基板で、層構成は表1のとおり、材質は一般FR-4材である。搭載した半導体はテキサス・インスツルメンツ社TLK1501(以下、半導体)であり、基板上の水晶発振器(以下、クロック)から50MHzを入力し、その20逓倍した1Gbpsの擬似ランダム信号を出力させた。半導体を動作させるため、ロジック用メイン電源の2.5V(デジタル用。以下、D2.5V)と、1Gbps信号入出力のリファレンス電源として2.5V(アナログ用。以下、A2.5V)を、リニアレギュレータで供給した。クロックへの3.3Vの電源供給もリニアレギュレータで行った。これら2.5V、3.3Vのレギュレータへ乾電池で5Vを供給した。図1に評価基板の外観を、図2に第2、5層のパターン図を示す。信号層の空きスペースの活用として、板外周に電源やGNDパターンを配置し、その層における電源やGNDパターンの占有率を0、30、60および100%に変化させた4種類の基板を作成し、そのノイズ対策効果の確認として電界強度を測定した。占有率は,表2のA基板の第3,4層を100%とした場合における各基板の導体率とした。表2にこれら基板のパターン図と占有率を、図3に水平偏波の放射電界強度とZ21の測定結果を示す。基板外周への配線時の放射電界強度とD2.5VのZ21同図より、占有率の増加に伴い、概して放射電界強度が減少し、またD2.5VのZ21も減少しており、これらは100MHz以上でよい相関が取れておりノイズ対策が出来ていることが分かる。100MHzよりも低い周波数では、Z21は高いが放射電界強度のピークは観測されない点で関連が認められない。これは基板サイズが150mm×120mmと小さいため、および乾電池からの電源供給用ケーブル長が60mm程度と短いため、100MHz以下のノイズは放射し難い結果と推測される。100MHz以上について詳しく見ると、占有率が60%のB基板と、30%のC基板の放射電界強度について、Z21で見られるほど顕著な差は確認できなかった。これは,ある程度の面積の電源GND対向部位が基板外周に配置されていれば、ノイズ対策には十分な可能性が考えられる。このため、基板外周ではなく、内側の配線空きスペースへの電源GND対向部位の配置によりノイズ対策効果を検討することにした。基板外周だけでなく、基板内側の信号配線間にも電源やGNDパターンを配置した3種類の基板を作成し、ノイズを測定した。表3にこれら基板のパターン図と特徴、図4、5にノイズ対策結果の確認として放射電界強度の測定結果を示す。D基板とF基板の放射電界強度(水平偏波)とA2.5VのZ21信号配線を避けるよう、スリットを有するA2.5V電源パターンを配置し、それと同様なスリット形状を設けたアナログGNDを有するD基板では、疑似ランダム信号を構成する幅広い周波数成分が放射ノイズとなって現れている。A2.5V電源パターンのスリットがなくなるようにしたものがE基板であるが、周波数のピークは異なるが、D基板と同様に幅広いノイズが観測された。これに対して、GNDのスリットを無くしたF基板では、このノイズは対策され、50MHzクロック起因のノイズのみとなりノイズ対策が出来ている。図4と5より、これらの放射電界強度とA2.5VのZ21との相関性が低い部分があるが、これは、ノイズの原因がA2.5V以外にあるためと考えられ、対策としては効果が無い事を示している。知見をまとめた技術資料を無料でダウンロードいただけます。設計と信号品質12G-SDIリターンロス規格合致のための基板設計手法IBIS-AMIモデルを用いた高速信号シミュレーション10Gbps超伝送の基板設計最適化など全70テーマ更に、セミナー情報も定期的にご案内。この機会に是非ご登録ください。静電気ノイズへの耐性を強くしたい。静電気ノイズ対策の検討を行いたい。会員登録お問い合わせサイトマップサイトのご利用についてプライバシーポリシーENGLISH。