就可以,所以消耗功率低。例如,以一个输入(inl)是在浮置电压VDD/2上重叠了信号电压Vs&Vdd/2-vs,另一输入(in2)为浮置电压VDD/2的情况为例。因此,NM0ST(MNjnMN2)的阱电压也分别为VDD/2和Vdd/2-vs0从图2可知,MN2&Vt通过负的信号电压vs仅增大SVT。相反,仅该部分容易使MN1导通。因此,对公用端子/ACT输入起动脉冲时,MN1更容易导通,输入(inl)高速地放电到0V。其中,VEEF是参照电压。图8是将图6B的开关的NM0ST方案和图7A的放大器组合的DRAM的读出类电路。CMOS读出放大器(SA),将该信号放大至VDD。(MND和MPD)导通时,开始放大,但通常使Mm导通而由NM0ST首先放大,然后使Mpd导通而由PM0ST放大器放大。MN2的VT更大,所以Mm导通时数据线Dk向0V开始放电。后,Mpd导通时,由于被不断放电,所以MP2的VT变小,MP2对数据线/Dk进一步充电。由此,MN1造成的D、的放电被加速,接着Dk为0V,而/Dk为VDD。是,这样的话,在通常的CMOS中速度下降。VT的变化也大,因此,总线被以IV振幅高速地驱动。这里,VDD和VSH被设定在VDH和VBB之间。