Digitalは、3D-NAND構造で96層、しかも4ビット/セルというNANDフラッシュメモリを開発(参考資料1、2)した。1.33Tビット品を東芝は9月からサンプルを提供し、WDはすでにサンプル出荷中である。このメモリは東芝メモリの四日市工場で共同開発・生産されたもの。DigitalこれまでのNANDフラッシュは、セル層数では64層が量産に入っており、96層の製品化はSamsungが先行している。Newsが報じた(参考資料3)。東芝/WD組とは違い、従来の3ビット/セルだから難しさは全く違う。4ビット/セルは、0Vから電源電圧Vccの3.3Vまでを2の4乗、すなわち16分割して4ビットを表現する。これに対して3ビットは8分割(2の3乗)で済むため、比較的容易である。4ビットの方が大容量化できる。4ビット分割は、0000を0V、0001を0.2V、0010を0.4Vというように0.2Vという小さな電圧を、マージンを含めて正確に検出しなければならない。必要となるため難しい。これまで2ビット/セル(4分割)、3ビット/セル(8分割)までは比較的簡単にできたが、4ビット/セルは開発に時間がかかっていた。その分、高集積化のためにセルを縦に重ねる3D化で集積度を上げてきた。32層、64層、96層、と層数を上げるに従い、生産は遅くなる。スループットが上がらなくなる。このため回路的に分割感度を高めマージンを取るための工夫によって4ビット/セルを開発してきた。Micron組の方が開発は早かった。Micron組は今年の5月に4ビット/セルで64層のチップと、3ビット/セルながら96層のチップを開発していた(参考資料4)。96層で4ビット/セルは今回の東芝/WD組が初めて開発したというもの。WDは4ビット/セルで96層の1.33Tビット3D-NANDフラッシュ製品を本年中に量産開始すると述べているが、東芝は9月上旬からサンプル出荷し2019年に量産開始を予定する。このチップを16枚積層すると2.66Tバイトのメモリが1パッケージで提供できるようになる。Micron組は、今年の初めに両社が独自に製品を開発していくと述べたものの、5月には96層で4ビット/セルの3D-NAND製品を共同で開発すると表明している(参考資料4)。Technologies)のユタ州レイ工場で生産していく予定だと表明した。Xpointメモリを採用することを6月に発表している(参考資料5)。Xpointメモリを使い分けている。「今日のニュース」の著作権は日本経済新聞社及び日刊工業新聞社に帰属します。