PHYで、高性能メモリ・システムの実装時間を短縮化〜カリフォルニア州サニーベール発(2009年12月10日)。PHYテクノロジを発表しました。MHzクロック速度(またはDDR-2133データ転送速度)までのメモリ・システム性能を実現します。PHYテクノロジは、ビットごとのデータ・キャプチャおよびキャリブレーション・メカニズムと共に、高速のオーバーサンプリング・アーキテクチャを採用して、GHzのクロック速度を実現します。PHYテクノロジは、完全同期設計として提供され、物理的な実装要求を満たすのに必要なコンフィギュラビリティとともに、設計チームに大きなメリットをもたらします。Mbpsに達し、データ・レーン内でのビット間のずれは、データ・ウィンドウで大きな割合を占めるようになっています。Denaliのオーバーサンプリング・アーキテクチャは、8相または16相のフェーズ・ロック・ループ(PLL)を採用し、パターン・マッチングを実行して、各トランザクションでDDRデータの正確なデータ・サンプリング・ポイントを決定します。MHzのクロック速度で確実にタイミング収束します。データとデータ・ストローブ信号の経路差をシリコン上で調整するので、時間のかかる手作業でのレイアウトを必要としません。完全同期設計により、フロアプランニング、ピン配置、および電源配線に柔軟性を持たせ、標準のEDAツールセットで信頼性の高い実装を容易に実現します。Mbp/sのデータ転送速度のサポートへのニーズが高まっています。PHYは最先端のテクノロジであり、GHzクロック速度の有効な管理を実現し、顧客固有の設計実装ニーズを最適に満たします。McKeonは述べています。PHYは、DDRメモリとのインターフェイスを持つSoCやASICにすぐに統合できる包括的なソリューションです。PHYはそれぞれ、顧客のDDRアプリケーションの固有の要件に合わせて提供されます。PHYは、データ幅、ECC、省電力、その他の多くのオプションに合わせてコンフィギュレーション可能であり、DDR3/2およびLP-DDR1/2デバイスをサポートしています。