製造方法に関するものである。物理的な支持基板上にアモルファスまたは微結晶シリコン等のアモルファス系半導体薄膜を形成し、このアモルファス系半導体薄膜を素子構築上の主たる薄膜として用いた薄膜電界効果素子は、大面積液晶ディスプレイのマトリクスや周辺駆動回路への応用が検討されている。studied.従来のこの種の素子の基本構造は、金属−絶縁物−半導体(Metal−Insulator−Semiconductor以下、MISと称する)接合を有する電界効果トランジスタであった。アモルファスまたは微結晶半導体のMIS接合はピンホールが多く、絶縁膜中の電荷濃度も大きく、再現性に乏しく、半導体薄膜と絶縁膜との間の界面準位密度も大きく、かつバラツイているので、単結晶シリコンのMIS接合に比べ一般に劣っていた。1.キャリアリークが原因となって絶縁層の絶縁破壊や特性劣化が生ずる。2.絶縁膜を薄くすることができないために、トランスコンダクタンスが小さい。3.界面準位密度が大きくバラツクので、トランスコンダクタンスの再現性が悪い。4.ゲートしきい値電圧の設計性が悪く、バラツキが大きい。したがって、駆動電圧を小さくして低電力化をすることが難しい。それら光電変換素子と薄膜トランジスタを作製して行くことが困難なこともあった。半導体基板を用いて接合ゲート構造素子を構築する時の在来手法をそのままに適用することはできなかった。おける通常の考えに従ってゲート接合が単純にpn接合を形成するようなゲートを構築すると、バリア性が不完全になり、リーク電流の増大などを認めることがあったし、アモルファスp層、n層の抵抗が著しく高いがため、素子の最高動作周波数は大幅に低く抑えられてしまった。これに対し、ゲートの抵抗を下げ、外部回路との接続を考慮する上で望ましい導電性のゲートを用い、これをショットキ接合を形成する関係で単に半導体薄膜上に形成するという手法もありはするが、この手法もまた、ただ単にアモルファス系半導体薄膜に適用した場合には再現性に乏しくなり、実用的な素子は到底得られなかった。それら光電変換素子と共に集積形成も可能である外、何よりも現に商品として提供し得る、実用的な薄膜電界効果素子を提供せんとするものである。有して成る手法を提案する。有して成る手法も提案する。MIS構造素子とは異なり、種々の問題を起こしていたゲート絶縁膜そのものが存在しないので、ゲートしきい値電圧を小さくすることができ、かつ、そのバラツキも小さくなる。その結果、安定度も高まり、低電圧駆動が可能となる。素子構造内部に、ゲート積層構造の一方を構成する半導体層とアモルファス系半導体薄膜とによりヘテロ接合ないしpi(またはni)接合構造が形成されるので、薄膜積層関係として見ると、同様に物理的支持基板上の薄膜構造中に形成されるヘテロ接合形やpin形光電変換素子における断面構造と同一または類似の構造が得られ、したがって本素子は、それらと同一基板上に読一製造工程で集積することも可能となる。従前の単結晶ないし多結晶半導体基板を用いた場合と異なり、アモルファス系特有の問題であるゲート接合でのバリアの不完全性やゲート抵抗の著しい増大、導電性ゲートを用いる場合の再現性の悪さをも克服し得、現に実用に耐える素子を提供することができる。チャネルとなる弱い導電形を有するアモルファスまたは微結晶半導体のアモルファス系半導体薄膜1(以下、第1の半導体層という)を導電性のゲート電極2に接して設ける。上記における「弱い導電形」には、後述もするように弱いp形と弱いn形があるが、これら導電形を具体的に特定する必要がなく、p形でもn形でも適用できる説明に関しては、これらの総称として、本書ではi形という表記を用いる旨、約束する。請求範囲中におけるi形という表記も、この定義に従うものである。ゲート電極2は後述するように、導電層2aと第2の半導体層2bとで構成される。この第1の半導体層1の厚さは100Å程度以上あれば動作する。この第1の半導体層1に接して導電性のソース電極5,ドレイン電極6を設ける。基本的なバイアス条件は、従来型の電界効果素子と同様で、ソース電極5とドレイン電極6の間にソース・ドレイン電圧を印加し、このとき、ソース・ドレイン間に流れる電流をゲート電極2に印加するゲート電圧で制御する。1は、ゲート電極2との間にバリアを形成する特性を有するものとする。このため、第1の半導体層1内のキャリアは、ゲート電極2とソース電極5間の電圧により増減する。ゲート電極2が逆バイアスのとき、ソース・ドレイン電流は減少していく。1,ゲート電極2からキャリアを第1半導体層1内に注入することができるから、ゲート電極2が深く順バイアスされたときに大きなドレイン・ソース電流が得られる。ITO等の透明導電性酸化物を使用する。第1の半導体層1と逆導電形にして当該第1の半導体層1との間でpiまたはni接合を形成するか、原子組成または組成比を変えてヘテロ接合を構成するようにし、第1の半導体層1に対しバリアを形成するような第2の半導体層2bを導電層2aに接して設け、2層構造のゲート電極2を形成する。layer2bはn型の導電形を有するものとする。同一導電形でもバリアが形成されるようなヘテロ接合とする。このような2層のゲート電極2では、半導体同士の接合をゲート接合として用いることができるので、しきい値電圧の再現性、トランスコンダクタンスの均一性に優れた素子が得られる。silane,ジシラン,四弗化シリコン,ゲルマン等の原料ガスのプラズマCVD,光CVD,熱CVD等で成長させることができる。1,ドレイン電極6には、ニッケル,アルミニウム等の金属材料を使用する。動作電圧範囲を広げることができる。2,本素子の物理的支持基板をなす基板100上に形成されていたが、ソース,ドレイン電極5,6が基板100上に形成され、第1の半導体層1の上面にゲート電極2を設けた構成でもよい。製造工程例を第2図に基づき説明する。ガラス等の基板100上にゲート電極2の導電層2aをニッケル,アルミニウム等の金属の真空蒸着,電子ビーム蒸着で形成する。2を基板上に附着させる。導電層2aの平面寸法は所定の形状にホトエッチング技術,マスク蒸着技術等により整形する。ofの半導体層2bに相当するp型アモルファスシリコンを少なくともゲート電極2の上に成長させる。2層のゲート電極2の第2の半導体層2b上に第1の半導体層1を所定の寸法に形成する。所定の寸法にする手法は、工程(a)に述べたものと同様である。CVDでノンドープ水素化アモルファスシリコンを得る。ノンドープ水素化アモルファスシリコンは、一般に弱いn型の導電形を有するので、工程(b)で形成したp型アモルファスシリコンは、このノンドープアモルファスシリコンに対しバリアを形成する。安定度を増すために、第1の半導体層1に接して、熱CVD,光CVD,プラズマCVD等によりシリコンナイトライド,シリコンオキシナイトライド等からなる保護膜7を設けることもできる。6,ソース・ドレイン電極5,6とチャネルのオーム性接触を良好にすることができる。ゲート電極2とのパンチスルーを防止することができる。弱い導電形を有するi形のアモルファス形半導体薄膜と、ゲート積層構造の中、当該アモルファス系半導体薄膜に接触する半導体層とがゲート接合を形成するので、ゲートしきい値電圧が小さく、トランスコンダクタンスのバラツキが少なく、安定である等の利点があり、このため、低電圧駆動が可能である。piまたはni接合を形成する薄膜積層構造を有するため、例えばヘテロ接合形、pin形等の光電変換素子と同一製造工程で製造可能であるので、それらの素子と同一基板上に形成でき、経済的,機能的にも優れた集積回路が実現できる。製造工程例を説明するための図である。図中、1は第1の半導体層、2はゲート電極、2aは導電層、2bは第2の半導体層、5はソース電極、6はドレイン電極、7は保護膜、100は基板である。