Systemsホーム会社概要パートナーダウンロードお問合せEnglishログインログインホーム会社概要パートナーダウンロードお問合せEnglish最先端の半導体ソリューションで新たなマーケット・ニーズを切り拓きます。13818-1)のためのデマルチプレクサを実装しています。らのオーディオ、ビデオ、データのパケット化した・エレメンタリ・ストリーム(PES)及びプログラム固有の情報(PSI)のパケットが含まれています。各パケットのタイプは、そのパケットID(PID)によって識別されます。回路と直接繋ぐことが可能です。ストリームをデマルチプレクス可能。DVBデスクランブルと3DES暗号をサポートしています。ション・フィルタリングを行います。ム・メモリに送られます。専用インタフェースを介してトランスポートストリームを受け入れます。制御およびステータス・レジスタに、AMBA/AHBマスタ・インタフェースを介して256メガ・バイトまでのシステム・メモリにアクセスします。ポートにより、プログラム・クロック・リファレンス(PCR)の値を出力されます。クロック・リカバリ・ハードウェアの直接使用が可能。コアは、再利用と信頼性を考慮して設計されており、量産で実証されています。完全な'C'のリファレンス・ドライバと完全にドキュメント化されたAPIは、システム統合を容易にします。リファレンス・システムは、評価およびソフトウェアの早期開発を実現する完全な開発環境を提供します。インプリメンテーション結果MPEG2-TS-Dコアは、最高クラスの設計原理を使用して開発され、非常に効率的なリソース使用を実現しています。コアは、30K程度のゲート・サイズ、3Kビットのメモリの規模に合成されます。図で簡潔に示されるように、コアは、以下で説明されるいくつかの機能ブロックで構成されています。■キャプチャデータ・キャプチャとクロック同期を提供します。■PIDフィルタ用途は、転送データを、信制御レジスタで指定されたハードウェア・デコーダとメモリ・インターフェイスへの渡す信号のイネーブルに使用。:PMT、PAT、CAT、TSDTとNIT■AHBインタフェース制御レジスタのプログラミングとステータ・スレジスタのレポートの為の非同期クロック・ドメインシステムへの一つの割り込みが含まれています。PES3デコードのために、各PESに別々のベース・アドレスを保持します。ここで明示的にデコードされない各追加のPESは、循環バッファに格納されます。■TDESPESレベルの暗号化アルゴリズムのために、CBCを持ったトリプルDESを実装しています。■メモリ・バッファ・ソースMUXトランスポート・メモリ・インタフェースへの単一のインターフェイスを提供する、マルチプレクサを通過したアドレスとデータ。■FPGAの開発&評価プラットフォームFPGAにこのコアが実装されている開発&評価プラット・フォームは、迅速かつ費用対効果高いの評価と、初期のソフトウェアのプロトタイピングを可能にします。電源投入時に読み込まれるフラッシュ・ベースのROMモニタを実行するペリフェラル・スイートを搭載しています。統合されたコンパクト・フラッシュ・システムを使用して、ビット・ストリームは、顧客が開発したソフトウェアまたは含まれるトランスポート・ストリーム・プレーヤのいずれかを使用して、メモリにロードされ、デコードされることがあります。ビデオ出力システムは、オンボードのDVIインターフェースを利用し、追加のドーターカードは必要ありません。ROMモニタは、GCCを使用した開発特定の顧客アプリケーション・コードの開発とダウンロードが可能とし、ハードウェアとソフトウェアの同時検証を可能にします。検証MPEG2-TS-Dは、厳密にランダムと指示テストを用いて検証されています。コアは、量産のシリコン実証済です。納品物コアは、ASIC(合成可能なHDL)とFPGA(ネットリスト)の形式で提供されます。APIを含む包括的なユーザ・ドキュメンテーション、および機能仕様。