シリコンSRAMと同じ、一般的な回路構成である。中央(b)はカーボンナノチューブ(CNT)の構造図。チャンネル長は2μm。右(d)はSRAMセルの構造図。左下(e)はSRAMセルの断面図。金属配線(M1/M2/M3)の配色はSRAMセルの構造図に対応している。VLSIシンポジウムの論文集から試作したSRAMセルアレイのシリコンダイ。(b)はセルアレイの一部を拡大した画像。8個のメモリセルに主要な配線層を色付けしている。左下(c)は金属配線の構造図。中央下(d)は1個のメモリセルの拡大図。主要な配線の色は左の構造図(c)に対応する。右下(e)はメモリセルの回路図。6個のトランジスタで1個のメモリセルを構成する。VLSIシンポジウムの論文集からSRAMセルの製造フロー。金属配線およびカーボンナノチューブの配色は、SRAMセルの構造図に対応している。VLSIシンポジウムの論文集から試作したSRAMセルアレイは、1,024bitのセルがすべて正常に動作した。行列状のメモリセルアレイをチェッカーボード(市松模様)や逆チェッカーボードのパターン(隣り合うセルで「1」と「0」が交互に書き込まれるパターン)などを試した結果である。同じメモリセルに対して1,000回の書き込みを繰り返しても、特性の変化はほとんど皆無だった。電源電圧は1.8Vである。読み書きの動作周波数は5kHzとかなり遅い。これはSRAMセルアレイが遅いのではなく、データ読み書きの周辺回路と測定回路を外付けしているためだという。試作したシリコンダイはセルアレイだけであり、デコーダ回路やセンスアンプ回路などの周辺回路は備えていない。いった外付けの周辺回路と測定回路によってSRAMセルの動作周波数が制限されているとする。続いてMITによるもう1件の研究成果をご紹介していこう。(3次元LSI)を試作した(講演番号および論文番号T2-5)。最下層(第1層)のイメージセンサー層はシリコンのフォトダイオードアレイである。FET)で、フォトダイオードアレイのアナログ電流信号出力を、アナログ電圧信号に変換する。最上層(第3層)のCNFET回路は画像処理回路である。第2層のアナログ電圧信号を1bitのデジタル信号に変換し、撮影画像の輪郭(エッジ)を検出し、リアルタイムで出力する。ここで重要なことはおもに2つある。1つは3次元LSIの機能である。バッファメモリを介さずにリアルタイムで画像処理を実行することだ。バッファメモリが不要になることで、画像処理の高速化、コストと消費電力の削減を期待できる。1つは3次元LSIの製造プロセスである。製造には、直径150mm(6インチ)のシリコンCMOS製造ラインを使用しており、CMOSプロセスと互換性がある。CNFET回路のプロセス温度は300°C以下なので、下層のシリコン回路の特性に悪影響をおよぼす懸念がほとんどない。3次元のLSIをモノリシックに積層するので、原理的にはウェハの張り合わせによる3次元化に比べ、トランジスタの密度が高くなる。試作したシリコンダイの概要。左上(a)はシリコンダイ写真。左下(b)はシリコンダイの一部を光学顕微鏡によって拡大観察した画像。中央下(c)はイメージセンサーによる撮影画像の輪郭(エッジ)を検出するCNFET回路と、イメージセンサーの電流出力を電圧出力に変換するCNFET。右下(d)はCMOSインバータの観察像。右下(e)はCNFETの構造模式図(上)とチャンネルのCNTを走査型電子顕微鏡で観察した画像(下)。右上(f)は回路図の概略。青色が第1層、緑色が第2層、赤色が第3層に対応する。右中央(g)は3次元構造の模式図。VLSIシンポジウムの論文集から試作したシリコンダイの製造フロー。はじめはシリコンウェハにフォトダイオードアレイを作製する。その上に層間絶縁膜を形成し、CNFET回路(pチャンネルCNFET回路)を作製する。層間絶縁膜を形成し、CNFET回路(CMOS回路)を作製する。リソグラフィには、紫外線レーザー直接描画装置「MLA-150」を使用した。金属配線は電子ビーム蒸着とリフトオフによって形成している。CNTチャンネルの形成はSRAMアレイの製造と同様に、半導体タイプのCNT分散液を塗布する方式である。VLSIシンポジウムの論文集から試作したシリコンダイを動かして、画像のエッジをリアルタイムに検出できることを確かめた。イメージセンサーの上にマスクをかぶせ、斜め方向のエッジや台形のエッジ、三角形のエッジなどを検出してみせた。試作したシリコンダイの8×8画素イメージセンサーに黒いマスクをかぶせ、マスクのエッジを白いドット(画素)として検出した。左上から右下に向かって説明する。(a)マスクで完全に覆った場合と(b)マスクがない場合は、いずれもエッジを検出していない。(c)~(h)は1本の直線状のエッジが出るようにマスクでおおった場合。(i)と(j)は2本の直線状のエッジが出るようにマスクをかぶせた場合。(k)は台形、(l)は三角形のエッジが出るようにマスクした場合。VLSIシンポジウムの論文集から次世代の半導体材料として期待されるカーボンナノチューブ。今後はシリコンのイメージセンサーにCNFETのメモリやロジックなどを積層する、CNFET回路の動作速度を測定する、回路を大規模にする、といった展開が考えられる。