Technologiesは、これまで開発コードネーム“Esther”(エスター)ないしは“C5J”で呼ばれてきた新アーキテクチャのCPUを、C7として投入することを発表した。VIAのCPUと言えば、同社が組み込み向けに展開しているEPIAプラットフォーム用のEden(エデン)が有名だが、今回投入されたC7は将来的にEdenへの展開をにらみつつ、これまでVIAがあまり食い込めていなかったPCビジネスなども狙った意欲的な製品だ。Mに比べて消費電力あたりの性能で上回ることをアピールしている。Technology(センターテクノロジー)というCPUベンダを買収したことに起因している。そもそもVIAという会社は、チップセットを開発し、それをTSMCなどで製造して販売するというファブレスのチップセットベンダだった。Semiconductorが持つIntelとのクロスライセンスを入手することが目的だと言われていた(その後のIntelとの法廷闘争の経緯を見る限り、どうもこの戦略はうまくいかなかったようだ)。実際、その後Cyrixに関しては、VIAがそのリソースを生かす前に、次々とエンジニアが辞めていき、結局ほとんど何も残らないという状況になってしまった。残ったものと言えば、Cyrixというブランドのみ。それも、当初VIAは自社のCPUをCyrix3として販売していたが、それも後に“C3”と改名され、今やCyrixの面影を残すものはほとんどない。Technologyだ。Centaurは、Dellなどでエンジニアを務めていたグレン・ヘンリー氏が設立したCPUアーキテクチャの開発企業で、Centaurが開発したCPUを、VIAがマーケティングを担当して販売する、というのが、現在のVIAのCPU事業だ。このため、VIAのCPUには開発コードネームが2つある。今回のC7にも“Esther”とC5J(さらに以前はC5Iと呼ばれていた)という2つのコードネームがあり、前者がVIA側のコードネーム、後者がCentaur側のコードネームとなっている。今回のC7では、従来のC3とは異なるいくつかの特徴を持っている。4互換バス)クラスへと変更されていることだ。VIAがV4バスと呼ぶそのバスアーキテクチャは、64bitのデータバスを備えており、400MHzのクロック周波数で動作する。電気信号的にはP4バスでも利用されているAGTL+が利用されており、電気的にはかなり近い設計になっている。P4バスに比べると、一部のピンが省略されており、完全互換というわけではない。(ちなみにC7は400ピン。VIAとIntelは、バスライセンスに関してクロスライセンスを結んでおり、P4バスと電気的に互換性があるのは、このライセンスを利用してのものと考えられる。VIAのウー氏は「将来的には533MHzや800MHzをサポートすることも可能だ」と述べ、より高いクロックでの動作も可能と説明する。1つの特徴は、従来のC3ではサポートされていなかった、SSE2/SSE3に標準で対応していることだ。これにより、C3の弱点と言われてきたマルチメディア系の処理時の性能が大きく向上しているという。C7では、従来のC3でも搭載されていた乱数生成演算器やAES暗号化のハードウェアに加えて、RSA、SHA-1用の演算器も用意されており、コンテンツの保護といった用途でのCPU負荷率を抑えることが可能になる。L1キャッシュは128KB(命令64KB+データ64KB)、L2キャッシュも128KBという構成。L2キャッシュが128KBに据え置かれている理由として、ウー氏は「弊社ではダイサイズを小さく抑えることに焦点を当てている。確かに大容量のL2キャッシュは性能面でのインパクトはあるが、その代償としてダイサイズの肥大化、消費電力の肥大化を招く」と述べ、あえてL2キャッシュは128KBにとどめていると強調した。したこともあり、ダイサイズはCPUとしては異例の小ささである30平方mmでしかないという。製造はIBMのファブを利用して行なわれ、利用されるプロセスはSOIの90nmプロセスルールという。