本件訂正による訂正箇所を示すと,別紙?Cのとおりとなる(訂正箇所に下線を引いた。有しているか(構成要件B,C,Dの充足性)イ「付加薄膜半導体における表面」の意味(構成要件Cの充足性)ウ第1主電極延在部を有しない構成は,構成要件Eを充足しないか(2)本件特許は,特許無効審判により無効にされるべきものかア本件訂正の違法の有無(ア)構成要件Cについての訂正の違法性の有無(イ)構成要件Eについての訂正の違法性の有無a順方向接続態様に限定したことについてb「2端子素子」の解釈に影響を与えることについてイ進歩性欠如の無効理由の有無ウ平成6年法律第116号による改正前の特許法(以下「旧特許法」という。保護回路の両端にあって,外部取り出し端子と共通浮遊電極を繋いでいる第1主電極及び第2主電極,これら2つの電極を有する素子のことである。理由は,以下のとおりである。あること,?B付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた付加ゲート電極を有することの3点である。「2端子」は,上記?@と?Aの要件から,接続する対象2個と連結する2つの端子を有することを意味すると解するのが合理的である。あることが理解でき,付加薄膜半導体に2つだけ存在する端子がソース電極とドレイン電極(または第1主電極と第2主電極)である。付加ゲート電極を有するが,付加ゲート電極の接続態様については何ら限定していない。本件明細書の発明の詳細な説明においては,「2端子素子」とは,TFTと同じ構造で,TFTと同時に形成される付加半導体膜を有し,「両端に第1及び第2主電極」が設けられたものであると説明されており,この記載から,「2端子」とは,素子の「両端」の「第1及び第2主電極」であると解釈される。実施例の説明についての記載及び第3図ないし第7図を見ても,いずれの「2端子素子」にも「第1及び第2主8電極」が存在することがわかる。部取り出し端子間,又は外部取り出し端子と共通浮遊電極を繋ぎ,その間に電流を流すことで静電気を分割し,TFTが静電気により破壊されることを防止する回路であることが理解される。(ウ)本件発明において,第1主電極及び第2主電極の2端子間の電流のオンとオフを制御する要素であるゲート電極の接続態様は,限定されておらず(浮遊するか,ソース電極と短絡するか,ドレイン電極と短絡するかのいずれでもよい),技術的に見て,素子の内部でゲート電極とドレイン電極が短絡する必要性はない。子素子」と呼んでいる。(オ)被告の親会社である三星電子株式会社の特許出願(特開平11?194368号公報)において,回路図上は外部と3箇所で接続されたTFT素子(本件事件において被告が3端子であると主張する素子)について,「ダイオード」(本件事件において被告が2端子素子の典型として説明する素子)という用語を使用している。載されていない,素子の「内部」,「外部」という要素を検討するものであり,明細書に基づかない解釈であって,失当である。IC回路においては,配線部分と素子部分が融合しており,素子の内部・外部という区別は技術的な意味に乏しいし,配線と素子を明確に区別することは困難で意味がない。件発明を限定する意味はない。)の第4図を,第2主電極及び付加ゲート電極が各々独立した端子として導体と接続されている例ではないと主張する。本件公報の第4図ないし第6図においては,付加ゲート電極と第2主電極とが短絡する短絡点よりも更に外側に,第2主電極が延在しているが,この延在部が外部取り出し端子を構成する配線であるか,第2主電極を構成する配線であるかは,単に当該箇所をどう呼ぶか(どう見るか)という問題である。極を構成する配線であると見れば,その更に外側にある「外部取り出し端子」と「独立」して接続しているのは,第2主電極だけ,ということになる。素子」なのかは,明確には決められない。したがって,被告製品は,本件発明の構成要件B,C,Dを充足する。含まれないと解すべきである。理由は,以下のとおりである。)とされており,本件における「端子の数」が,素子自体として外部に接続するための出入口の数(素子から出る配線の数)を意味することは,技術常識からも明らかである。付加ゲート電極を有し,付加ゲート電極はTFTのゲート電極と同時に形成されていることが示されている。両端子は,両端子にかけて絶縁膜が形成できる位置関係にあること)が示されている。極及び付加ゲート電極の3つの電極があるところ,これらの接続関係を11どのように構成するかで,端子の数が変わることになることは技術常識であり,TFTなどのトランジスタは,ソース電極,ドレイン電極及びゲート電極の3つの電極を有し,それぞれ独立して外部に接続されているために「3端子素子」と呼ばれていることも技術常識である。部と接続させないか,ゲート電極とソース電極又はドレイン電極とをTFT(素子)の内部で短絡させるかしかない。内部で短絡させる実施形態のみを採用しているのであり,第2主電極及び付加ゲート電極が各々独立した端子として導体と接続され,素子の外部で導体を介して短絡された実施例の記載はない。触して短絡されると2端子素子といえるが,第2主電極及び付加ゲート電極が各々独立した端子として導体と接続され,素子の外部で導体を介して短絡されても,2端子素子とはいえないことを明確に示しているというべきである。書においては「2端子」としているのは,上記の実施例の態様を前提としているものと理解する。(エ)本件明細書の特許請求の範囲は,3つの電極を有する「薄膜半導体12素子」を,あえて「2端子」と規定したのであるから,付加ゲート電極の接続態様がどのようなものであってもよいという解釈は明らかに誤りであり,本件発明は,2つの電極によって外部に接続するという構成を当然の前提としているといわざるを得ない。上記第4図ないし第6図では,「106第2主電極」が明らかに1つの部材として記載されており,しかも,「12付加ゲート電極」と短絡した部分から右方向(素子の外部方向)に向かって,「106第2主電極」が延びているものとして明記されている。部として記載されていることが明らかである。その第2主電極の延在部がどこで外部取り出し端子と接続しているかは図示されていないが,少なくとも,図示された範囲内にまで,外部取り出し端子を構成する配線が延びてきていることは記載されていない。したがって,第4図ないし第6図は,「106第2主電極」と「12付加ゲート電極」とが短絡した後,「106第2主電極」のみが素子の外部方向に向かって延在していることを明らかにしているのである。「延在部は外部取り出し端子であると見れば」という原告の主張は,明細書の記載に基づかないものとして,失当である。ドレイン電極は,互いに短絡したり,電気的に浮遊したりすることなく,それぞれ独立して,外部取り出し端子又は共通浮遊電極と接続し,13「3端子」を構成している。該当せず,被告製品は,本件発明の構成要件B,C,Dを充足しない。「外側の面」のことであり,「基板とは反対側の面」を意味するものではなく,したがって,本件発明の構成要件Cには,ゲート電極が半導体薄膜の上側(基板と反対側)にあるスタガー型だけでなく,ゲート電極が半導体薄膜の下側(基板側)にある逆スタガー型も含まれるから,逆スタガー型である被告製品も構成要件Cを充足する。板側)にある逆スタガー型は,本件発明の技術的範囲に含まれないと解すべきである。被告製品は,ゲート電極が,薄膜半導体の下側(基板側)にある逆スタガーであるから,被告製品は,構成要件Cを充足しない。要件Eには含まれない。請求項の権利範囲は,実施例に具体的に開示された態様のものに限定されるものではないことは,特許請求項解釈の基本である。例の具体的態様に限定するものであり,請求項解釈の基本原則に反している。造」を実現するすべての構成を含むものであるとはいえない。そのような効果を発揮するのに不可欠の手段が複数存在する場合において,本件発明がその複数の手段の構成をすべて含むというためには,特許請求の範囲に記載された発明の範囲が,本件明細書にその複数の手段の構成を記載することによってサポートされていなければならない。細書では,そのうち1つの方法が開示されているだけである。原告も認めるとおり,第7図(a),第6図のように,第2主電極と付加ゲート電極を短絡させるとともに,第1主電極延在部を設けることによって,「両方向に電流を流しやすい構造」となるのである。2個を並列に繋ぐことが考えられる。者に自明な事項といえないことは明らかである。延在部」という構成によって「両方向に電流を流しやすい構造」としたものであると解釈するほかない。護膜」(3箇所)の7箇所に記載されるのみである(上記各記載部分を,以下,末尾に上記の番号を付して,「本件記載部分?@」などという。上記の「表面」という用語が本件明細書でどのような意味で使われているかについて,以下検討する。面の絶縁膜上部にまで延在されている・・・」という記載の中で使わ16れている。加薄膜半導体における基板とは反対側にある面」を意味することは明らかである。請求項5の記載にあるように,「他方の端子」の上面に絶縁膜があり,その上に「一方の端子」が延在されているのであるから,「他方の端子表面」という場合の「表面」とは,「他方の端子」の上面,すなわち,「付加薄膜半導体における基板とは反対側にある面」を意味することは明らかである。加薄膜半導体における基板とは反対側にある面」を意味することは明らかである。縁膜を介して延在し,第1主電極と同電位の第1主電極延在部を設ける。合がそれぞれ記載されている。定しているのは第5項のみである。子が延在されているというのであるから,第6図に対応しているものであり,第7図は関係のないものである。??また,本件訂正前明細書(甲3)には,本件訂正審決が指摘する[問題点を解決するための手段]の上記記載の直前に,「TFTのゲート電極及びゲート絶縁膜と同時に形成できる付加ゲート電極及び付加ゲート絶縁膜を有し,遮光と場合によれば半導体薄膜にチャンネルを形成する。このチャンネル形成は,付加ゲート電極と第2主電極との短絡,または容量結合による。遮光に関して,本件訂正前明細書には,「第3図aは,本発明に使用される2端子素子の実施例を,第3図bのTFTの構造と対応して示す。TFTは逆スタガー構造例であり,基板1,ゲート電極2,ゲート絶縁膜3,半導体薄膜4,ソース,ドレイン電極5,6及び必要に応じ遮光膜も含む表面保護膜7から成る。この例では,付加ゲート電極12は電気的に浮いており,遮光の役目を果たす。目を果たすことが記載されている。第4図は第3図aの2端子素子の付加ゲート電極12と第2主電極106を短絡した例で,」(8頁7行ないし8行),「第5図は,第4図の例において付加ゲート電極12と第1主電極105の間に平面的重畳をなくし,いわゆるオフセットを設け,見かけ上Vを高くした例である。続した例で,両方向に電流を流しやすい構造を有している。」(8頁12行ないし15行)と,第4図ないし第6図の付加ゲート電極12は,第3図aの付加ゲート電極12と同じ,遮光の役目を果たすことが記載されている。これに対し,第7図aの付加ゲート電極12は遮光の役目を果たすとは記載されていない。「必要に応じ遮光膜も含む表面保護膜7から成る。」(7頁末行)と記載されているように,TFT上部に遮光部を設けることは必要に応じなされることであり,第7図aの付加ゲート電極12は遮光のために設けられているのではないのである。成できる付加ゲート電極及び付加ゲート絶縁膜を有し,遮光と場合によれば半導体薄膜にチャンネルを形成する。」とは,付加ゲート電極12は遮光の役目を果たすことが明記されている第4図ないし19第6図に示された2端子素子を指していると解される。絶縁膜を介して延在し,第1主電極と同電位の第1主電極延在部を設ける。」との記載は,第6図に対応するものである。??さらに,本件訂正前明細書(甲3)には,「第7図aには第4図に対応する構造例を示した。膜37と同時形成できる第1主電極延在部57,以下同様に絶縁膜47,第1及び第2主電極105,106,付加半導体薄膜14,付加ゲート絶縁膜13,付加ゲート電極12から成り,付加ゲート電極12と第2主電極106とが短絡され,必要により第1が第2主電極配線115,116が設けられている。電極と同電位の第1主電極延在部を設ける」ものに相当しないと解さざるを得ない。??なお,本件記載部分?Cの用語が含まれる[問題点を解決するための手段]の記載は,特許請求の範囲の記載に整合すればよいのであって,その後に説明されるすべての実施例を対象としていると解すべき理由は全くない。薄膜半導体における基板とは反対側にある面」を意味することにな20る。味することは明らかである。面」とは別の言葉であって,本件記載部分?@の「表面」の解釈の参考にならないと主張する。,「表面保護膜」とは,文字どおり「表面」を保護する膜なのであり,本件記載部分?@ないし?Cの「表面」と異なる意義であることを正当化する理由はないから,原告の上記主張は失当である。側にある面」という意味に解すべきである。これに対して,原告は,請求項1の「表面」の意味が,明細書のただ1箇所の記載にすぎない本件記載部分?Cの「表面」の意味に限定されなければならない根拠が明らかでない旨主張する。原告の上記主張は,本件記載部分?Cのみが根拠であるかのような前提自体において誤りがある。求の範囲における用語は,統一的に使用しなければならないものであ21る以上,請求項1における「表面」もまた,本件記載部分?Aから?Dまでの「表面」と同様に,「上面」すなわち「付加薄膜半導体における基板とは反対側の面」を指すものと解すべきである。(イ)本件異議申立時の特許請求の範囲請求項1では,2端子素子がスタガー型及び逆スタガー型の両者を含むかのような内容となっているのに対し,請求項2では逆スタガー型のみの内容となっており,請求項3ないし5は,請求項2及びこれを引用した請求項のみを引用しているから,逆スタガー型のみが規定されていることになる。本件公報においては,「表面」という用語が使用されているのは,本件記載部分?@(本件補正で「表面」という限定が入れられた。)を除き,本件記載部分?Aないし?Dの6箇所なのであるから(前記のとおり,本件記載部分?Aないし?Dの「表面」という用語は,すべて「付加薄膜半導体における基板とは反対側にある面」を意味している。),「表面」とは「付加薄膜半導体における基板とは反対側にある面」であると解すべきである。表面に付加ゲート絶縁膜を介して設けられた付加ゲート電極を有し,前記絶縁基板上に形成されている」という記載が付加されたのであるから,結局,本件補正により,請求項1においても,スタガー型に限定されることが明らかになったものと解すべきである。本件補正により,特許請求の範囲請求項1に記載された発明はスタガー型であるが,請求項1を引用する請求項2ないし5に記載された発明は逆スタガー型という矛盾を含むことになるようにも思える。発明の認定の根拠として請求項1のみを引用しており,異議申立ての審22理においては,専ら請求項1のみが審理対象となり,請求項2ないし5項の記載は考慮されることなく,特許が維持されたものと考えられる。表面に設けられた第1主電極及び第2主電極を有し,」との部分は,「前記付加ゲート電極とは反対側の」という修飾語を付したところで,付加薄膜半導体の表面に,付加ゲート電極と第1主電極及び第2主電極とをどのように配置するのか不明であるから,特許請求の範囲に記載された構成要件を不明瞭にするものであって,「特許請求の範囲の減縮」,「誤記の訂正」又は「明りょうでない記載の釈明」に該当するということはできず,旧特許法126条1項ただし書に違反するものである。許要件を満たさないものとして,旧特許法126条3項に違反する。法126条1項ただし書又は同条2項に違反することになる。(原告)ア被告は,本件記載部分?A及び?Bの「表面」は,請求項5に使用されているのであり,請求項5の記載から,これらの「表面」は「上面」を指すことも明らかであり,したがって,本件記載部分?@の「表面」も同じように解釈すべきであると主張する。求項であり,独立請求項は請求項1ただ1つである。下は,すべて請求項1の特定の実施態様にすぎず,請求項5についていえば,第6図の実施態様に特定した記載となっている。釈など,請求項解釈としてあり得ない。様を規定する実施態様項であるからにすぎないことは,本件訂正前明細書を読んだ当業者ならば即座に理解できるのであり,そのような当業者が,請求項1に使用されている「表面」の意味が請求項5の「表面」の意味と同じく「上面」に限定されると解釈することなどあり得ない。イまた,本件記載部分?Dの「表面」は,「表面保護膜」という,基板上の1つの膜を指す言葉の一部分であり,「表面」の部分だけ取り出すべきではない。本件記載部分?Dの「表面保護膜」は,本件記載部分?@の「表面」とは別の言葉なのであり,本件記載部分?@の「表面」の解釈について参考にはならない。時に形成できる付加ゲート電極及び付加ゲート絶縁膜を有し,遮光と場合によれば半導体薄膜にチャンネルを形成する。絶縁膜を介して延在し,第1主電極と同電位の第1主電極延在部を設ける。」という記載は,第6図にのみ対応し,第7図aを含まないと主張するが,これらは別個の文章であり,前半の文章が第4図ないし第6図のことを指すとしても,後半の文章が第6図に限定されて第7図aを含まないという理由にはならない。絶縁膜を介して延在し,第1主電極と同電位の第1主電極延在部を設ける」ものに相当しないと解さざるを得ないというが,第7図aには明確に第1主電極延在部が記載されており,この図を見た当業者ならば,この第1主電極延在部は素子に両方向に電流を流せるように設けられたものであることは即座に理解する。電極延在部の存在と,そこから容易に読み取れる回路特性を否定して考えることなどあり得ない。面」であるとしても,なぜ請求項1の「表面」の意味が,明細書のただ1箇所の記載にすぎない本件記載部分?Cの「表面」の意味に限定されなければならないのか,その根拠が被告の主張では全く明らかではない。エ前記アで主張したとおり,本件訂正前明細書には,請求項1ないし5の5つの請求項が規定されているが,請求項2以下はすべて請求項1を引用する従属請求項であり,独立請求項は請求項1ただ1つである。接した当業者であれば,25請求項1こそが,本件発明の権利範囲を包括する,最も重要な請求項であることを即座に理解する。本件訂正前明細書には,実施例として第3図a,第4図ないし6図,第7図aの構成が開示されているところ,当業者であれば,これらの実施例はすべて請求項1に包含されるものと理解する。当業者は,第3図a,第4図ないし第6図はすべて逆スタガー型であり,第7図aはスタガー型のTFTであることを,容易に理解するから,請求項1は,スタガー型及び逆スタガー型の双方のTFT構造を包含するものと理解する。「外側の面」のことであり,それが「上面」(基板と反対側)か「下面」(基板と同じ側)かは,スタガー型か逆スタガー型かで変わるのであって,「表面」にはその両方が含まれると理解するのである。第1刷発行)でも,薄膜半導体の「上側」及び「下側」の両面を「表面」と説明している。板とは反対側の面」を意味するものではないから,本件発明の構成要件Cが不明瞭となることはなく,また,構成要件Cに係る本件訂正が新規事項の追加となることもない。図面の記載には,第4図の説明として,「第4図は第3図aの2端子素子の付加ゲート電極12と第2主電極10626を短絡した例で,第2主電極106に電圧が印加されたときTFTのVとほぼ同じ値で電流が流れる。そのため静電気保護素子と用いるとTHきには,TFTよりチャンネル長を長く,またはチャンネル幅を狭くすることが望ましい。第2主電極106を共通浮遊電極に接続することが好ましい。加された静電気は,2端子素子110,共通電極100,2端子素子120,130,140・・・を経て端子20,30,40・・・に放電し,端子10に接続されたTFT等を保護する。そのため,この例での2端子素子は,外部取り出し電極側から共通浮遊電極側へ電流が流れるしきい値電圧より逆方向のしきい値電圧の方が低いことが望ましい。」と,それぞれ記載されている。上記各記載によれば,外部取り出し端子と共通浮遊電極とを接続する2端子素子においては,ある外部取り出し端子に印加された静電気を,2端子素子,共通浮遊電極,他の2端子素子を経て,他の外部取り出し端子に放電すべく,外部取り出し端子から共通浮遊電極へ電流が流れるしきい値電圧より逆方向のしきい値電圧の方が低いことが望ましいとしており,第4図に示す2端子素子では付加ゲート電極と第2主電極とを短絡した上で,第2主電極を共通浮遊電極に接続することが好ましいとしているものである。昇すると,静電気は他の外部取り出し端子に放電されることになる。通浮遊電極に流れると,当該静電気を他の外部取り出し端子に放電しやすくすることが記載されているものといえる。向しきい値電圧であると解され,逆方向のしきい値電圧よりも低くなっているから,外部取り出し端子に印加された静電気は共通浮遊電極に流れやすいとしても,当該静電気を他の外部取り出し端子に放電するには,更に逆方向しきい値電圧分だけ電圧が上昇する必要があり,放電しにくくなっている。明ということはできない。子に放電しにくい構成要件を備えている以上,本件訂正は実質上特許請28求の範囲を変更するものであるといわざるを得ない。子に接続する接続態様(順方向接続態様)も,本件訂正前明細書の請求項1に含まれていた旨主張する。書の記載から自明であるとは到底いえない。したがって,順方向接続態様は,本件発明の範囲に含まれるものではない。仮に,本件訂正前の請求項1に,形式的には,上記両接続態様が含まれていたとしても,明細書に意味のあるものとして記載があったのは逆方向接続態様のみである。106を短絡した例で,第2主電極106に電圧が印加されたときTFTのVとほぼ同じ値で電流が流れる。」(甲2・5欄34行ないし3TH7行)との記載があり,これが順方向接続態様の作用効果であると主張する。本件訂正前明細書の第4図の説明には,原告が指摘する記載に続いて,「そのため静電気保護素子と用いるときには,TFTよりチャンネル長を長く,またはチャンネル幅を狭くすることが望ましい。第2主電極106を共通浮遊電極に接続することが好ましい。この記載は,保護素子として用いるときには,画素用TFTと同じしきい値電圧では不都合なので,しきい値電圧を大きくすべきことを示しており,かつ,前記のとおり,本件訂正前明細書には,逆方向接29続態様が好ましいと記載されているのである。したがって,原告の指摘する記載が,画素用TFTと同じしきい値電圧で共通浮遊電極に放電することを記載したものとは解されない。(原告)本件明細書に,被告が引用した箇所の記載が存在することは確かであるが,これらはいずれも,第2図及び第4図という実施例について,「好ましい」あるいは「望ましい」と説明されているものにすぎない。項の権利範囲が制限されるものではない。載された発明を実施する具体的な態様の1つにすぎず,実施例の記載によって請求項の権利範囲が制限されるものでないことは,請求項解釈の基本である。本件訂正前明細書の特許請求の範囲請求項1は,別紙?Bのとおりであり,付加ゲート電極及び第2主電極を,外部取り出し端子側に接続する態様と,共通浮遊電極側に接続する態様の双方を含んでいる。施態様の一部を明記したものであるから,新規事項を盛り込んだ訂正などではない。書には,「第4図は第3図の2端子素子の付加ゲート電極12と第2主a電極106を短絡した例で,第2主電極106に電圧が印加されたときTFTのVとほぼ同じ値で電流が流れる。法)で繋げば,外部取り出し端子側から共通浮遊電極側へのしきい値電圧が低くなり,その結果,低い電圧で静電気が放電されることは容易に理解し得る。遊電極側に接続すれば,同様に,外部取り出し端子側から共通浮遊電極側へのしきい値電圧が低くなり,低い電圧で静電気が放電されることも容易に理解し得る。載の事項の範囲内で行われたものであって,新規事項の追加ではない。で主張したとおり,本件訂正前明細書には,付加ゲート電極が第2主電極に短絡せず,独立の端子を構成して外部取り出し端子に接続する場合を含むことは開示されていないから,本件訂正によって新たな技術的事項が導入されたことになる。更したことになり,訂正の要件を欠く違法な訂正というべきである。(7)争点(2)イ(進歩性欠如の無効理由の有無)について(被告)ア特開昭59?16378号公報(以下「乙1文献」という。例とした場合の進歩性欠如(ア)乙1文献に記載された発明(以下「乙1発明」という。明との相違点は,以下のとおりである。子素子を通して他の端子にも静電気を分割し,実質的な印加電圧を低くする。子から共通浮遊電極さらに2端子素子を通して他の複数の端子に放電されるので,さらに印加電圧を低くすることができる。導通させて,他に逃がす必要がある。子を共通浮遊電極と同様に利用することができる。逃がした静電気は,他の端子や共通浮遊電極を介して他の複数の端子に分割して流れるようにしてもよいし,接地端子に流してもよいのである。途上にある時は,配線Aはフローティングとなっている。従って前記静電気が配線Aに流れる割合は,配線Aのフローティング電位と該配線の容量によって決まる。」(2頁右下欄16行な33いし3頁左上欄1行)及び「アクティブマトリックスが周辺回路などに接続されて組み立てが完了した時は,配線AもGND電位に接続するとよい。この場合は静電気だけでなく,周辺回路を通して入力するサージに対しても本発明の保護回路は役立つ。」(3頁左上欄7行ないし12行)との記載があり,配線Aが,フローティング電位であっても,GND電位であっても,静電気に対する保護回路の保護機能につき何ら変わりがない旨記載されていることからも理解できる。本件発明では静電気が他の端子にも分割して流れるようにしているところ,乙1発明では接地端子に流れるようにしているのであるが,機能としては何ら変わらない。記相違点は,実質的な相違点ではないといえる。??仮に,上記相違点が実質的な相違点であるとしても,次に示す理由により,当業者ならば何ら困難なく推考し得る設計変更にすぎない。域で,直列に接続された2個のMOS型トランジスタを介してフローティング電位である1つの配線に接続されるという保護回路を備える発明が記載されている。乙2文献における直列に接続された2個のMOS型トランジスタは,Xライン(ゲート配線)に生じた静電気を,当該トランジスタを介して配線に逃がす機能を有するものである点で,乙1発明の保護用トランジスタと共通しているから,乙1発明と上記の乙2文献に記載された発34明(以下「乙2発明」という。)の技術とは,共に,絶縁基板上に形成されるTFTを静電気から保護するために,TFTのゲート配線と他の端子との間に保護用トランジスタを接続するものであるといえる。すると,乙1発明の「保護用トランジスタは,外部取り出し端子と接地端子とに接続されている」構成に,上記の乙2発明の技術を適用し,本件発明の「外部取り出し端子とこれに近接して設けられた共通浮遊電極との間」に接続する構成に変更することは,当業者ならば何ら困難性なく推考し得る設計変更にすぎないことになる。子)へ分散放電するという,本件発明の技術的思想は開示されておらず,また,乙2文献にも,1つのXラインに印加された静電気を他のXラインに放電するという本件発明の技術的思想が記載されているとはいえないから,静電気を逃がす先を,アースから,アース接続しない共通浮遊電極に変更することは,当業者にとって容易に想定し得ることではなかったと主張する。素子の保護回路を通じて共通浮遊電極へ,更に他の外部取り出し端子へと分割されるか否かという点ではない。明の技術思想として,上記のような分散放電を挙げることは許されない。したがって,分散放電するという技術思想が乙1文献にも乙2文献にも開示されていないことを理由として,容易想到性を否定することはできない。部取り出し端子へ分散放電するという技術的思想が開示されていないことは,相違点1に関する判断には影響しない。圧が上昇して共通浮遊電極の電圧が逆方向しきい値電圧以上になると,共通浮遊電極から他の2端子素子を介して他の外部取り出し端子に電流が流れるのである。向しきい値電圧以上になると,共通浮遊電極から他の2端子素子を介して他の外部取り出し端子に電流が流れるのであって,外部36取り出し端子に印加された静電気が,2端子素子の保護回路を通じて共通浮遊電極へ,更に他の外部取り出し端子へと分割される際に必要とされる電圧に差異はない。乙2文献において,配線Aに蓄積された電荷が他のXラインへ流れるためには,大きな電圧上昇が必要であるとしても,当該電圧上昇があれば,他のXラインに電荷が流れることは自明である。倍程度であると解され,本件発明の順方向しきい値電圧もこれと同程度であり,本件発明の逆方向のしきい値電圧は,これよりも大きいものと解されるから,乙2文献の配線Aから他のXラインへ流れるしきい値電圧は,本件発明の逆方向しきい値電圧より小さいと解するのが相当である。以上のことと,本件明細書の特許請求の範囲には,順方向しきい値電圧及び逆方向しきい値電圧の数値に関する規定はないことから,乙2文献には1つのXラインに印加された静電気を他のXラインに放電するという本件発明の技術的思想が記載されているとはいえないとの原告の主張は誤りである。??1つの端子に印加された静電気を他の端子に分散放電することは,特開昭59?143368号公報(以下「乙3文献」という。)にも記載されている。保護回路を介してではないが,特開昭58?116573号公報(以下「乙8文献」という。)37には,「この時列電極線3は基板周辺において,第2図のA,Dで示される様に互いに短絡して構成するとともに,さらに,E,F,G,Hで示される様に周辺で行電極線ともコンタクトを取り,すべての行電極線と列電極線が同電位となる様にする。保たれるので,静電気に対し,非常に強くなる。下欄9行ないし17行)と記載されているし,特開昭58?79219号公報(以下「乙9文献」という。)には,「電極パターン(1),(2)及びそのリード端子(3),(4)を形成するとき同時に,各電極間の短絡部(6)を形成し,この状態でラビングにより配向処理を行えば,各電極間が同電位に保たれるため配向処理面の絶縁破壊は防止される。」(2頁右上欄3行ないし8行)と記載されている。電圧を低くすることは,周知の技術であったのであり,この点に何らの進歩性もない。??原告は,乙2文献に分散放電の技術思想が開示されていないことの根拠として,配線Aの容量が大きい点を挙げている。項には,共通浮遊電極の静電容量について何ら規定されていないから,共通浮遊電極ないし配線Aの容量の違いを理由とする原告の主張は,請求項の記載に基づくものではなく,失当である。(c)また,原告は,乙2文献は,組立てが完了してからは,配線A38をGND電位に接続することを推奨しているのであり,配線Aがフローティング電位であっても,静電気に対する保護回路の保護機能につき何ら変わりがない旨は記載されていないと主張する。この場合は静電気だけでなく,周辺回路を通して入力するサージに対しても本発明の保護回路は役立つ。」(3頁左上欄7行ないし12行)と記載されているのであって,配線AをGND電位に接続したときの効果は,「周辺回路を通して入力するサージ」に対する効果である。したがって,静電気から保護するためにGND電位にすることを推奨しているとは解されず,むしろ,静電気から保護するためには,配線Aをフローティング電位にすることとGND電位にすることとの間に差はないことが記載されていると解するのが相当である。することとが同等でないとしても,組立工程においては,配線Aをフローティング電位にすることにより,静電気から保護していることは明らかであるから,乙2文献には,配線Aを,GND電位に接続しても,フローティング電位に接続しても,静電気から保護し得ることが記載されていることに変わりはない。縁基板上に設けられるため,製造プロセス中や実装工程中の静電気で破壊しやすい問題を有していた。」と記載されており,「〔発明の効果〕」の項には,「上述の如く,本発明によればTFT装置の特に実装工程における静電気破壊をなくせるので最終的な歩留りが向上し,コスト低減に役立つ。中の静電気破壊を防止することにある。記載の技術を乙1発明に適用する動機付けは十分にあるといえる。b相違点2について(a)静電気を逃がす先がアースか共通浮遊電極かは,実質的な相違ではないか,あるいは,設計変更にすぎないことは既に示したとおりであるから,相違点2の検討においては,付加ゲート電極及び第2主電極を共通浮遊電極に接続し,第1主電極を外部取り出し端子に接続することに換えて,付加ゲート電極及び第2主電極を外部取り出し端子に接続し,第1主電極を共通浮遊電極に接続すること,すなわち,逆方向接続を順方向接続に変更することが容易か否かを検討する。異があるのは,静電気が外部取り出し端子から2端子素子を介して共通浮遊電極へ流れる際のしきい値電圧である。??また,本件明細書(甲10添付)には,「以上の2端子素子は,内部のTFT動作に影響を与えない様,チャンネル長,チャンネル幅,Vの選択がされるが,さらに付加ゲート電極と第1主TH電極の間,第1主電極延在部と第2主電極の間にオフセット領域を設定することも可能である。」,「2端子素子は,それ故TFT装置の動作電圧より高く,破壊電圧より低い電圧で電流が流れる様,寸法,構造が選ばれている。」,「第4図は第3図aの2端子素子の付加ゲート電極12と第2主電極106を短絡した例40で,第2主電極106に電圧が印加されたときTFTのVとTHほぼ同じ値で電流が流れる。そのため静電気保護素子と用いるときには,TFTよりチャンネル長を長く,またはチャンネル幅を狭くすることが望ましい。極に接続することが好ましい。加ゲート電極12と第1主電極105の間に平面的重畳をなくし,いわゆるオフセットを設け,見かけ上Vを高くした例であTHる。向接続すること,オフセットを設けることが記載されている。続態様である,付加ゲート電極と第2主電極とを短絡した上で,第2主電極を共通浮遊電極に接続する態様を推奨している。D流iで規格化して示す。Tート電圧印加により,iはほぼ飽和電流に達する。T極2に過大な電圧が印加されるのを防止することができた。十分に飽和電流まで駆動でき,且つ,飽和電流を与える1ゲート電圧以上ではゲート回路の入力インピダンスは急激に減少する。この様に保護トランジスタの接続段数は必要に応じて増減すれば良い。)のしきい値電圧を画素TFTのしきい値電3圧の3倍程度とすることが記載されている。乙1文献には,「ゲートバスに加えられた正電圧が特に高くない場合(0<V<20?30V)保護トランジスタのpGチャンネル電導は顕著でなく,ゲートバス51,52,53に加えられたゲート電圧は減衰することなく各要素トランジスタ(31,32,41,42等)のゲートに印加され,各要素トランジスタを十分にオンすることができる。過大正電圧が印加されれば,保護トランジスタ21,22,23のp?チャンネル電導が動き,要素トランジスタのゲート電圧を低下させることができる。」(3頁左下欄5行ないし15行)との記載がある。これは,第5図に示された実施例2に関する説明であるが,前記記載にかんがみれば,保護TFTの逆方向しきい値電圧は,画素TFTを十分に飽和電流まで駆動でき,かつ,過大な電圧が印加するのを防止するために必要な,画素TFTのしきい値電圧の3倍程度に相当するものとして記載されているものと解される。」(2頁左上欄1行ないし7行)と記載されていることからも裏付けられる。特開昭59?50559号公報(以下「乙5文献」という。)には,「本発明の特徴は,上記目的を達成するために,非晶質Siで形成される半導体素子を含む直列回路ごとに,そのブレークダウン電圧よりは小さいが回路駆動用電圧よりは大きいクランプ電圧値をもつクランプ回路を設けて,このクランプ回路で静電気を放電させる構成とするにある。」(2頁右上欄11行ないし16行),「本体の薄膜トランジスタ32と同一プロセスでクランプ回路内の薄膜トランジスタを構成した場合,本体素子をしきい値電圧以上で駆動させることが望ましく,そして第22図実施例のように2個以上直列接続した薄膜トランジスタをクランプ回路内に使用することが望ましい。圧よりは小さいが駆動用電圧よりは大きい,本体TFTのしきい値電圧の数倍程度が望ましいことが記載されている。43??さらに,乙5文献の第5図及び第21図には,TFTを静電気から保護するために,保護用TFTを1個だけ順方向に接続することが示されている。方向しきい値電圧の数値が規定されていない以上,内部のTFTと同程度のしきい値電圧であるとすることはできず,乙1発明の2端子素子と同様,内部のTFTを十分に飽和電流まで駆動でき,かつ,過大な電圧が印加するのを防止するためのしきい値電圧を有するものと解すべきである。方向接続することが示されており,「この様に保護トランジスタの接続段数は必要に応じて増減すれば良い。続することを示唆するものであり,乙5文献に具体的に保護用TFTを1個だけ順方向に接続することが示されていることを考慮すれば,乙1発明において,保護トランジスタを順方向接続とし,かつ,1個のみとすることに何らの困難性もない。接続を順方向接続に変更することは容易である。導通する電圧を,画素TFTの動作電圧と同程度にまで低下させて効果的44に静電破壊を防止することができるのに対して,乙1文献に開示された保護回路の接続態様では,しきい値電圧の2倍以上(乙1の第3図),又は数倍の逆方向しきい値電圧以上(乙1の第5図)とならなければ,保護回路からの放電が開始しない旨主張する。度まで低下させても問題は生じない旨主張する。導通する電圧を,画素TFTの動作電圧と同程度にまで低下させることができ,TFTの保護の面でメリットがあるとは記載されていない。動作電圧を,画素TFTの動作電圧程度まで低下させても問題は生じないことも記載されていない。原告の上記主張は,本件明細書の記載に基づかないのみならず,本件明細書の記載に反するものであって,失当である。件Eに係る本件訂正は,新規事項の追加に該当する。仮に,この訂正が新規事項の追加に該当しないとすれば,順方向接続態様と逆方向接続態様とは,適宜選択できる設計的事項にすぎないことになる。素トランジスタの動作に支障が生じない,というものである。程度に設定した場合を想定する。圧は,Vthより大きいことは明らかであるところ,これを,乙1文献の記載を参考にして,仮に3Vthとする。動信号を外部取り出し端子に印加すると,保護回路はオンとなり,共通浮遊電極に静電気が流れ込む。電極に流れることはなく,要素トランジスタが正常に動作するこ46とになる。合にのみ保護回路がオンとなるのであり,3Vth以下ではオンとならない。果であり,共通浮遊電極の電位が2Vthになり,要素トランジスタが正常に動作する状態になって以降は,駆動信号が3Vthを超えないと保護回路はオンとならないから,乙1文献のように,しきい値電圧が3Vthの保護回路を使用したときと,保護回路の導通電圧に差はないこととなる。この説明は,駆動信号の電圧を3Vthと仮定した場合に限らず,Vthを超えるすべての駆動信号の電圧について当てはまるものである。したがって,原告の主張する,「本件発明は,乙1文献と比較して,2端子素子の導通電圧を画素TFTの動作電圧まで低下させることで,より有効に静電破壊を防止する」との作用効果は,駆動信号を印加した当初のごく短時間には奏することができるが,通常使用状態になって以降には奏することのできないものである。路を組み合わせることについては,阻害要因がある旨主張する。求の範囲に順方向しきい値電圧が低いことを規定していることを前提にしている点で誤っているのであるが,その点はおくとしても,乙1発明の2端子素子がアースに接続されたことを前提としている点で誤っている。相違点1について主張したとおり,乙1発明において,アースは共通浮遊電極と実質的に同等なものであるか,又は,アースを共通浮遊電極に変更することは何らの困難性もなく推考し得る設計変更にすぎないのであるから,検討すべきは,アースを共通浮遊電極に置換した乙1発明についての相違点2の容易推考性である。護回路を組み合わせることに阻害要因がないことは明らかである。??原告の上記主張は,乙1文献において,保護用TFTと画素用TFTを同時形成していることを理由に,保護用TFTの順方向しきい値電圧が画素用TFTの順方向しきい値電圧と同程度となることを前提としたものと解される。向しきい値電圧と同程度であるとは限らない。接続の1段にすることに何の問題もないことは明らかである。方向しきい値電圧の値は規定されておらず,また,本件明細書には,「以上の2端子素子は,内部のTFT動作に影響を与えない様,チャンネル長,チャンネル幅,Vの選択がされるが,さTHらに付加ゲート電極と第1主電極の間,第1主電極延在部と第2主電極の間にオフセット領域を設定することも可能である。電極106を短絡した例で,第2主電極106に電圧が印加されたときTFTのVとほぼ同じ値で電流が流れる。そのため静TH電気保護素子と用いるときには,TFTよりチャンネル長を長く,またはチャンネル幅を狭くすることが望ましい。」との記載があるから,前記しきい値電圧は,画素用TFTの動作電圧より高いと解すべきであり,同程度であるとはいえない。電圧にすべきものと解される。したがって,保護用TFTと画素用TFTが同時形成されることを理由に,保護用TFTの順方向しきい値電圧が,画素用TFTの順方向しきい値電圧と同程度となるという原告の議論の前提は,乙1発明においても本件発明においても,誤っている。(d)以上より,相違点2は当業者が容易に推考し得ることである。能であり,且つ各要素トランジスタの過大ゲート電圧が印加されるの49を防止できた。して特に工程数を増やすことなく,保護トランジスタをアレー中に作り込むことができ,アレーの各要素トランジスタのゲート絶縁膜破損を防止することができ,TFTを大規模に集積したTFTアレーを歩留り良く製作することが可能となった。左下欄16行ないし右下欄5行)と記載されている。特開昭58?7874号公報(以下「乙4文献」という。)には,「工程数の増加は必然的にコストの上昇と歩留りの低下に反映するので工程数の増加を防ぎつつ保護ダイオードを内蔵させたMOSトランジスタを得ることは極めて重要である。」(3頁左上欄10行ないし14行)と記載されている。数を増やさないようにするために,これらと同時に形成することは,当業者が当然に採用する技術的手段にすぎない。したがって,相違点3は当業者が容易に推考し得ることである。(ウ)以上のとおり,本件発明は,乙1発明及び乙2発明の技術に基づいて,当業者が容易に発明をすることができたものである。イ乙3文献を主引用例とした場合の進歩性欠如(ア)乙3文献に記載された発明(以下「乙3発明」という。明との相違点は,以下のとおりである。数の端子に分割して流れるようにしてもよいし,接地端子に流してもよい。DDため,基本的にTFTLSIの総ての端子がいくつかのPN接合を介して接続されることになる。分の間の電位差はあまり大きくならないため,静電気による破壊に対して強くなる。」(2頁左下欄9行ないし18行)と記載されており,各入力端子がTFTを介してVSSに接続されていると,いづれかの端子に静電気が印加しても,PN接合のブレイクダウンにより,TFTLSI回路全体に静電気が伝わると解されるところ,この作用は上記の本件発明の作用と同じである。したがって,相違点1は実質的な相違点ではない。回路用TFTは,外部取り出し端子と共通GND電位(V)となSSる電源配線とに接続されている」構成に,上記の乙2発明の技術を適用し,本件発明の「外部取り出し端子とこれに近接して設けられた共通浮遊電極との間」に接続する構成に変更することは,当業者ならば何ら困難性なく推考し得る設計変更にすぎない。(c)原告は,乙3発明は,静電気を電源ラインに逃がすことを特徴とする発明であり,入力配線に印加された静電気を他の入力ライン52に分散させるという技術的思想は開示されていないと主張する。DDているため,基本的にTFTLSIの総ての端子がいくつかのPN接合を介して接続されることになる。したがっていずれかの端子に,静電気が印加しても,PN接合乃至ソース・ドレインのブレイクダウンにより,TFTLSI回路全体に静電気が伝わり,TFTLSIの各部分の間の電位差はあまり大きくならないため,静電気による破壊に対して強くなる。載されており,具体的な接続経路を理解できるか否かとは関係なく,入力配線に印加された静電気を他の入力ラインに分散させるという技術的思想が記載されていることは明らかである。b相違点2及び5について乙1文献に,「以上説明したように本発明では,保護トランジスタの作製は各要素トランジスタの製作工程と全く同じ工程で同時に可能であり,且つ各要素トランジスタの過大ゲート電圧が印加されるのを防止できた。して特に工程数を増やすことなく,保護トランジスタをアレー中に作り込むことができ,アレーの各要素トランジスタのゲート絶縁膜破損を防止することができ,TFTを大規模に集積したTFTアレーを歩留り良く製作することが可能となった。下欄16行ないし右下欄5行)と記載されているように,信号処理用TFTと保護回路用TFTとを,工程数を増やすことのないように,同じ絶縁基板上に同時に形成することは,当業者にとって周知の課題についての解決手段にすぎない。おいて,保護されるべき薄膜トランジスタと同一プロセスで,前記クランプ回路の薄膜トランジスタを形成する技術が記載されていることからも明らかである。献記載の技術を適用して,保護回路用TFTを,TFTLSIのTFTと同じ絶縁基板の上に同時に形成することは,当業者ならば,容易に推考し得ることにすぎない。bでの主張と同じ理由により,当業者が容易に推考し得ることである。数を増やさないようにするために,これらと同時に形成することは,当業者が当然に採用する技術的手段にすぎない。したがって,相違点4は,当業者が容易に推考し得ることである。術に基づいて),当業者が容易に発明をすることができたものである。この点,原告は,乙3発明に乙1発明の同時形成の技術的思想を適用し,かつ,第2接続態様とした場合,通常,保護用TFTと画素TFTのしきい値電圧は同様の特性となるから,駆動信号は保護用TFTからVSSラインに漏れ出し,画素TFTに印加される駆動信号が減衰して画素TFTが正常に駆動しなくなるおそれがあり,これは,乙3発明に乙1発明を適用する際の阻害要因となると主張する。そもそも,保護用TFTと画素TFTを同時形成をしたとしても,これらのしきい値電圧は,必ずしも同様の特性となるとは限らず,また,本件明細書には,チャンネル長,チャンネル幅及びオフセット領域などを設定することにより,しきい値電圧を調整することができることが記載されているから,原告の上記主張は理由がない。(原告)ア乙1文献を主引用例とした場合の進歩性(ア)乙1発明と本件発明との相違点は,以下のとおりである。記端子とこれに近接して設けられた共通浮遊電極との間」であるのに対し,乙1発明では,「外部取り出し端子と接地端子との間」である。続された構成が記載されている。これに対して,本件発明は,ゲートに相当する付加ゲート電極がゲートバスに相当する外部取り出し端子に接続されている。ソースがアースに接続する構成が記載され3ている。保護トランジスタが2段階に接続されている。子を,外部取り出し端子と共通浮遊電極の間に接続する構成となっている。c構成要件Fについて乙1文献には共通浮遊電極に相当する浮遊電極が記載されておらず,本件発明の構成要件Fを備えていない。(イ)本件発明の特徴からの検討a本件発明の特徴は,以下の3点である。外部取り出し端子と共通浮遊電極との間に挿入し,外部取り出し端子から共通浮遊電極へ低電圧で,例えば,薄膜トランジスタ(保護回路によって静電気から保護されるトランジスタ)の動作電圧とほぼ同じ電圧で電流が流れるようにして,放電が開始されること(c)特徴?B56外部取り出し端子に印加された静電気は,2端子素子の保護回路を通じて共通浮遊電極へ,更に他の外部取り出し端子へと分割されるので,アース等の外部に繋がった固定電位に接続する必要がないことb上記aの本件発明の各特徴の点から,本件発明と乙1発明との相違を,以下で検討する。(a)特徴?@について乙1文献には,保護トランジスタと要素トランジスタ(保護回路により保護されるトランジスタ)を同時に形成することが記載されているが,保護回路の構成要素である配線まで同時に形成することは記載されていない。保護トランジスタ21,22,23を,それぞれアースに接続した上で,絶縁基板上でどのようにして配線を設けるかについて,第1図,第2図を参照しても理解することができない。と共通浮遊電極を共に内部の薄膜トランジスタと同時に形成し,製造工程を増やさないという本件発明の技術的思想を記載も示唆もしていない。(b)特徴?Aについて??一般に,印加された静電気の電圧が高いほど,また,印加される時間が長いほど,静電破壊が発生しやすい。量は,可能な限り低減すべきである。??乙1文献には,ゲートバスからアースに向けて,保護トランジスタのゲート電極をアース側に接続した逆方向接続の保護回路(第5図)と,ゲート電極をゲートバス側に接続した順方向接続の保護トランジスタを2個直列に接続した保護回路(第3図)が57記載されている。ところで,保護トランジスタが逆方向接続であるときは,乙1文献の3頁左下欄5行ないし7行に記載されるとおり,p?チャンネル電導となって,電圧が20ないし30V以上に上がらないとゲートバスからアースへの導通が顕著とならない。続」(n?チャンネル電導)の場合は,ゲート電圧が約4Vでドレイン電流はほぼ飽和する。順方向接続のしきい値電圧は4V以下である。圧20ないし30V)は,順方向接続のしきい値電圧(4V)よりもはるかに高い。ちなみに,画素TFTのゲート線はすべてゲートバスラインに接続されているため,画素TFTの動作電圧は,順方向接続のしきい値電圧とほぼ同じになる。加されたとき,順方向しきい値電圧よりもはるかに高い逆方向しきい値電圧にならなければ保護機能を発揮できない。方向接続で直列に接続されているため,順方向しきい値電圧の2倍以上の電圧(8V以上)にならなければ,保護機能を発揮することができない。構成要件Eの接続態様であるため,順方向しきい値電圧,すなわち,保護すべき画素TFTの動作電圧とほぼ同じ電圧で電流が流れ,より低い電圧で静電気の放電が開始される。??乙1文献に開示された構成では,本件発明のように保護トラン58ジスタの導通を画素TFTの動作電圧と同程度に低下させると,画素TFTが十分には駆動しなくなるおそれがある。1個のみとした場合2を考えてみる。導通してゲートバス22に印加された駆動信号がアースに流れ出ることになる。駆動が阻害されるお1それがある。アースに駆動信2号が漏れ出して,消費電力も増加するおそれがある。護回路の動作電圧を要素トランジスタの動作電圧と同程度に設定すると,駆動信号が漏れ出して減衰し,要素トランジスタの動作に支障をきたすおそれがある。乙1文献の第3図において,保護トランジスタを2個直列接続するのは,上記のような駆動信号の漏れや減衰を回避するためである。時の当業者ならば,上記の事情を容易に理解することができる。動作電圧を,保護すべき要素トランジスタの動作電圧程度まで低下させても問題は生じない。通浮遊電極の電位が上昇する方向に変動する。浮遊電極との間の電位差が減少する。電流を流さない方向に自動的に変化する。信号の漏れ電流が減少し,電圧降下も回復し,要素トランジスタには正常な駆動信号が供給されるのである。(c)特徴?Bについて乙1文献に記載される半導体装置においては,その第3図及び第5図のいずれの実施例においても,ゲートバスに接続する保護回路の2つの端子の一方はアースに接続している。気を他のゲートバス(外部取り出し端子)へ分散放電するという,本件発明の技術的思想は開示されていない。c上記aの本件発明の各特徴の点から,本件発明と乙2発明との相違を,以下で検討する。成するが,保護回路が2個の直列接続するMOS型トランジスタであること以外に構造や形成方法が何ら記載されておらず,乙2文献に保護素子とTFTとを同時に形成するという技術的思想は存在しない。態様と異なり,接続方向の異なる2つのトランジスタ(順方向接続のMOS型トランジスタと逆方向接続のMOS型トランジスタ)が60直列に繋がっている。したがって,Xラインから配線Aに電流が流れるためには,配線Aに対してXラインの電位が,1つのMOS型トランジスタのソース・ドレイン間の逆方向しきい値電圧と他の1つのMOS型トランジスタの順方向しきい値電圧の合計を超えなければならない。動作する保護回路」と比べて,はるかに高い電圧の静電気に対してしか作動せず,薄膜トランジスタの保護機能において劣っている。流が流れるようにするという技術的思想は開示されていない。電極)であるが,乙2文献の記載によると,組立てが完成した後は接地端子に接続することが推奨されている。このように,乙2文献では,接地することで静電気をアースに逃がして破壊防止効果を大きくすることが推奨されているのである。乙2文献に開示されている2つのMOS型トランジスタを順方向と逆方向に直接に繋いだ保護回路では,配線Aから他のXラインへと静電気を分散することは難しい。線Aに蓄積された電荷が他のXラインへ流れるためには,配線Aの電位が,1つのMOS型トランジスタの順方向しきい値電圧に,他の1つのMOS型トランジスタのソース・ドレイン間の逆方向しき61い値電圧を加えた電圧よりも上昇しなければならない。線されているが,全外周に配線することなどにより,配線Aの面積をより大きくするとよい。昇し難いのであり,したがって,配線Aから他のXラインへは電流が流れ難い。このように,乙2文献には,1つのXラインに印加された静電気を他のXラインに放電するという本件発明の技術的思想が記載されているとはいえない。想,及び他の外部取り出し端子へ静電気を分散させる技術的思想は,記載も示唆もされていない。素TFTの駆動に障害が生ずるおそれがあるとともに,駆動時において駆動信号が漏れ出して消費電流も増加する。したがって,乙1文献に開示された構成に,本件発明の構成要件Eの接続態様のような低い動作電圧を有する保護回路を組み合わせることについては,阻害要因がある。方法は何ら記載されておらず,乙1文献にも,保護回路とアースを結ぶ配線の形状や製造工程は何ら記載も示唆もされていないから,乙2文献の配線Aを乙1文献の保護回路とアース間の配線に適用しようとしても,乙1文献のゲートバス51,52,53とソースバス55,56,57に絶縁膜を介して交差させ,かつ,要素トランジスタ31,32,41,42のゲート電極又はソース電極,ドレイン電極とどのようにして同時に形成するかについて,当業者といえども容易に想到できるものではない。したがって,当業者が,乙1文献及び乙2文献から本件発明を容易に想到できるとはいえない。工程の途上にある時は,配線Aはフローテイングとなっている。従って前記静電気が配線Aに流れる割合は,配線Aのフローテイング電位と該配線の容量によって決まる。」(2頁右下欄16行ないし3頁左上欄1行),及び「アクテイブマトリツクスが周辺回路などに接続されて組み立てが完了した時は,配線AもGND電位に接続するとよい。この場合は静電気だけでなく,周辺回路を通して入力するサージに対しても本発明の保護回路は役立つ。あっても,GND電位であっても,静電気に対する保護回路の保護機能につき何ら変わりがない旨記載されていると主張する。乙2文献の上記各記載を続けて読めば,これは,配線AをGND電位に接続することを推奨していることは明らかで63ある。組立工程の途上にあるときは,配線Aは,当然フローティングにならざるを得ない(組立工程の途上のライン上では,配線AをGND接続することは難しい。量によって静電気を配線Aにどれだけ流し込めるかが決まることを,上記抜粋の前半の文章は説明している。後半の文章には,「組み立てが完了した時は,配線AもGND電位に接続するとよい。」と,明らかに,組立てが終わって配線AをGND電位に接続できるようになった状態では,そちらのほうが良いと推奨しているのである。このように,乙2文献の被告が抜粋している箇所は,配線AについてGND電位にすることを推奨しているのであり,配線Aがフローティング電位であってもGND電位であっても,静電気に対する保護回路の保護機能につき何ら変わりがないということは記載されていない。放電するという本件発明の技術的思想は,乙1文献にも乙2文献に64も開示されていない以上,乙1発明のアースを共通浮遊電極に変更した構成とすることは,当業者が容易に想到し得るものではない。(c)被告は,乙2文献においては,Xラインから配線Aへ流れるしきい値電圧と配線Aから他のXラインへ流れるしきい値電圧は同じであること,本件発明において,特許請求の範囲には順方向しきい値電圧及び逆方向しきい値電圧の数値に関する規定はないことから,乙2文献には1つのXラインに印加された静電気を他のXラインへ放電するという本件発明の技術的思想が記載されているとはいえないとの原告の主張は誤りである旨主張する。載されているとはいえないとの主張は誤り」といえるのか,被告の主張は理解できない。(d)被告は,乙2文献の配線AをGND電位に接続したときの効果として,「この場合は静電気だけでなく,周辺回路を通して入力するサージに対しても本発明の保護回路は役立つ。することとGND電位にすることとの間に差はない旨が記載さ65れていると主張する。乙2文献の上記記載は,「この場合は静電気だけでなく・・・」という出だしになっており,GND電位にすることが「静電気に対して役立つ」ことは当然の前提とされた上で,「サージに対しても・・・役立つ」と続いているのである。防止があげられていることから,乙2文献記載の技術を乙1発明に適用する動機付けは十分にあると結論付けている。機が十分であるとはいえない。乙2文献の配線Aをフローティングにしたものを,いかなる目的で乙1文献に組み合わせようと当業者が発想するのか,その理由について被告は全く説明していない。件発明へと想到することの困難性は相変わらずである。乙1発明の構成に,乙2文献に開示された配線Aをフローティング電位にする構成を組み合わせても,それだけでは保護回路の構成が異なるため(乙1文献には構成要件Eの接続態様の保護回路は開示されていない。),本件発明には至らない。保護回路の接続先をGND電位にすることが前提の乙1発明や乙2発明では,構成要件Eの保護回路を使用することは,通常,当業者が想到し得ることではない。発明の技術思想として,分散放電を挙げることは許されないと主張66する。本件明細書には,分散放電という技術思想が開示されているのは事実である。乙1文献には保護回路が接地された構成しか開示されていないし,乙2文献においても保護回路の接続先は,GND電位にすることが推奨されている。回路を通じてアースに流されるのであり,両文献には,分散放電の技術思想は開示されていない。本件発明に,「両方向に電流を流しやすい構造ではないもの」,すなわち,構成要件Eの接続態様のみから構成される保護回路を含むからといって,そのことゆえに,乙1発明及び乙2発明と比較して,「本件発明には分散放電の技術思想が開示されている」という相違がなくなるものではない。路でも,共通浮遊電極を介した分散放電は生じるからである。散放電が可能な構造をしているので,本件発明を乙2発明と比較した場合の進歩性を裏付ける相違点とはならないと主張する。乙2文献では,静電気からの保護のために,配線AをGND電位とすることを推奨しているところ,配線AをGND電位に接続すると,静電気は配線Aを通じてアースへと流れ出してしまうため,分散放電は生じない。乙2文献では,組立工程において配線Aがフローティング状態にある場合には,静電気保護は配線Aの容量を大きくすることで図られると記載されており,やはり,分散放電の技術思想は開示されていない。件発明の外部接続端子に相当)に印加された静電気が保護回路を通67過して配線Aに流れ,配線Aから再度保護回路を通って他のXラインへと分散されるためには,逆方向接続のトランジスタを2回通過しなければならない。様のみの保護回路であっても,再分散のためには逆方向接続のトランジスタは1回通過すればよいだけであり,乙2文献の構成に比較すると,再分散が生じやすくなっている。このように,本件発明が,構成要件Eの接続態様のみの保護回路を含むとしても,本件明細書に分散放電という発明思想を利用することが開示されており,本件発明の保護回路の構成が再分散が生じやすい接続態様となっている点は,乙2文献記載の技術との相違点なのである。(g)被告は,静電気による絶縁破壊を防止するために,1つの端子に印加された静電気を他の端子に分散放電して実質的な印加電圧を低くすることは周知の技術であったことの証拠として,乙8文献及び乙9文献を提出する。乙8文献は,静電気を逃すための保護回路が使用されていない。乙8文献に記載された発明(以下「乙8発明」という。基板周辺で繋いでおいて製造工程における静電気の分散を行うが,完成時には,その繋いだ線を全て切り離してしまう,というものである。このように,乙8発明では,製造工程における静電気からの保護のみが問題とされており,製品完成後の静電気対策のことは一切考慮されていない。68このように,乙8発明は,製品完成後も保護回路を通じた静電気の分散を行って画素TFTを静電気から保護する本件発明とは,その構成も作用効果も全く異なる。したがって,乙8文献の開示は,本件発明の参考となるものではない。晶の配向方向をそろえる処理)を行う際に,電極間を短絡してラビング時の静電気による配向膜の絶縁破壊を防止する,というものである。気防止」という点のみであり,その他は全く異なる。件Eの接続のみの保護回路の場合)と比べ,明らかに大きい値となる。被告は上記結論の前提として,乙2文献の保護回路のしきい値電圧は,TFTの動作電圧よりも高く,TFTの破壊電圧よりも低いことは自明であり,また,本件発明の順方向しきい値電圧も,これと同程度であると説明しているが,この前提も誤りである。