4/PLB6/DCR)PureSpecTM-PLBは、PLBデザインのコンプライアンスと互換性を検証するための包括的な検証IPソリューションです。サードパーティの検証プランニングツールにシームレスに統合可能です。製品には、すべてのプロトコル・レイヤおよびデバイス・タイプのシミュレーション・モデルが含まれており、トラフィック生成や、適合性を検定する一連のテストが可能です。PureSpec検証IPでは、トポロジ内のすべてのコンポーネントに対応した構成可能なバス機能モデル、プロトコルモニタ、アサーションライブラリを含んでいます。検証生産性を向上できるように設計されています。バスアーキテクチャから構成されています。このアーキテクチャには、オンチップ・ペリフェラルバス(OPB)、バスブリッジ、およびデバイスコントロールレジスタ(DCR)が含まれます。パフォーマンスが低い周辺機器はOPBに接続され、PLB上のトラフィックが減るので、結果として、システム全体としてのパフォーマンスが向上します。DCRは様々なPLB、OPBデバイスを持つ制御レジスタにアクセスするために使用されます。PLBは、プロセッサコアと高性能もしくは低レイテンシデータスループットを必要とするシステム周辺機器との標準インタフェースとなる高性能バスです。PLB4は、完全同期で、最大8個のマスターをサポートし、32ビット、64ビット、128ビットのアーキテクチャで利用可能です。256ビットに拡張できます。PLB6は完全同期で、最大16個のマスターをサポートします。128ビットアーキテクチャで利用可能で、キャッシュ・コヒレンシをサポートします。仕様において、最も広く使われている検証IPです。デバイスの全タイミング、バス機能モデル個別アドレスバス、リードデータバス、ライトデータバススプリットバス転送、順不同のデータ応答リード、ライトデータ転送の重複を行うための個別のリード/ライトデータ転送対応バースト、ラインデータ、バイトイネーブル転送をサポート全てのマスタと128ビット、64ビット、32ビットデバイスとしてPLBに接続するスレーブ機能。複雑なインターフェイス・プロトコルへのコンプライアンスと互換性を検証するための包括的な検証IPソリューションです。定義済みの疑似ランダム・バス・トラフィックをすべてのレイヤで駆動するための高性能データ生成エンジンが用意されています。仕様に従って修復されます。モデル動作およびデータ生成エンジンでは、コンテキストに応じた高度なデータ生成手法がテスト・プランの実行に適用されます。これにより、テスト・プランの定義から実装への直接変換が可能になるため、検証タスクが大幅に高速化され、検証全体の生産性が向上します。累積的なカバレッジ・データベース機能では、テスト・プラン全体でのDUTの十分な実行が保証されます。・レベルで対話できるだけでなく、メモリ・イメージの直接ロードおよび保存、メモリ・ワードのリード/ライト、トランザクション・レベルでのコールバックの始動を行う手続き型インタフェースも持っています。