ページもしくは巻、ページを入力してください。検索条件と一致する記事が見つかりませんでした。検索結果に複数のレコードがあります。号を指定してください。ページもしくは巻、ページを入力してください。検索条件と一致する記事が見つかりませんでした。検索結果に複数のレコードがあります。号を指定してください。巻、号、ページもしくは巻、ページを入力してください。検索条件と一致する記事が見つかりませんでした。検索結果に複数のレコードがあります。号を指定してください。抄録を表示する抄録を非表示にするLSIの微細化・高性能化とともに、より高品質のゲート酸化膜形成が要求されている。その信頼性を左右する大きな要因の一つである酸化膜絶縁破壊のメカニズムについては、いまだ決定的な解が得られていない。本稿では、酸化膜絶縁破壊に関してこれまで報告されているモデルを概説し、続けて我々の最近の研究結果を紹介する。LSI(以後SMDと呼ぶ)のはんだ耐熱性試験規格は日本のEIAJと米国のJEDEC及びIPCの規格に代表される。日本ではEIAJ規格が普及しており、日本製SMDの多くはEIAJ規格に準拠した方法で耐熱性保証されている。海外製SMDの多くはJEDECとIPCの規格で耐熱性保証されているが、その前提となる考え方、管理条件などが日本国内の認識と大きく異なるため、場合によってはトラブルを引き起こす可能性がある。ここでは、その違いを明確にするとともに、内在している問題点と対策方法について述べる。抄録を表示する抄録を非表示にするOBIRCH技術の最新の応用開発例をふたつ紹介した。ひとつめは、I_<DDQ>の電流経過を非破壊で検出し観測できる初めての実用的技術である。5mm□という広い範囲で電流経路を検出した後、狭い視野に絞り込み、その物理的原因箇所の検出まで可能である。5V電源で50μA、3V電源で30μA、1.5V電源で20μAをチップ裏面から電流像として検出・観測することに成功した。ふたつめは、TEMでの観察を行わない限りその物理的実体を確認できないほどの極薄寸法の高抵抗箇所を、非破壊で特定できる技術である。OBIRCH像の明コントラスト部に、TEMで初めて認識可能な数nm程度の薄いアモルファス層の存在が確認された。抄録を表示する抄録を非表示にする世代ごとに高額化する半導体の設備投資を回収するためには一刻も早く新製品を市場に投入するとともにできるだけ早期に歩留まりを上げる必要がある。このためには不良を作り込まない、不良が発見されたら一刻も早くその原因を解析し製造工程を改良する必要がある。歩留まりの良い製品は品質的にも良い。本論文では開発あるいは生産段階で使われる製造工程モニターリング技術および不良解析技術について最近の動向を概説する。当社が最近開発したメモリーおよびロジックLSIの不良解析技術について紹介する。