ハードウェアの気になるあれこれスマートフォン用の表示で見るハードウェアの気になるあれこれ技術的に興味のあることを調べて書いてくブログ。2019-07-29Chiselのシミュレーション時のexpectメソッドの細かい話Chisel今日はChiselで書いたモジュールをテストする際に使用する期待値比較メソッドexpectについての細かい仕様の話。expectの実装を確認してみるChiselのシミュレーション時のexpectメソッドの細かい話2019-07-28Chiselのシミュレーション実行時にサイクル数を表示する方法ChiselChiselで書いたモジュールを`iotesters.Driver`でテストする際に地味ーーに便利(だと思う)なシミュレーションのサイクル数を表示する方法についてまとめる。Chiselのシミュレーション実行時にサイクル数を表示する方法2019-07-28ChiselのArbiterのvalid/readyの調停テストコードが上手く作れなかった話Chisel今日の記事はChiselでテストを書いていた時に出くわしたトラブルとそれに対する修正について。回路自体は前回まで記事にしていたNICのArbiter部分のような調停回路。トップモジュールChisel前回に引き続きChiselで作るお試しNICの話。最後はDecoder/ArbiterをインスタンスするTopブロックについて。ArbiterChisel前回に引き続きChiselで作るお試しNICの話。3回目はArbiter部分について。DecoderChisel前回に引き続きChiselで作るお試しNICの話。2回目はDecoder部分について。仕様についてちょっとパラメタライズのやり方を検討したかったので、ものすごく簡単なデータ用のインターコネクト的なやつをChiselで書いてみたのでそれについてをまとめておく。今回の記事は全体の仕様について。Chip環境の仕組み解析メモの垂れ流し記事。前回のgenerateFirrtlで実際にChiselのモジュールとして回路化されるTestHarnessを見ていく。Chip環境の仕組み解析メモの垂れ流し記事。前回見ていったGeneratorの中のgenerateFirrtlを見ていくのが良さそうだったので、今回からはそれを少しずつ見ていく。Chip環境の仕組み解析メモの垂れ流し記事。RTL生成時のざっくりした流れを追ったメモを元に少しだけ手直し。ChipのGeneratorのソースの解析メモ(1)2019-07-14Chiselのハードウェアを型のインスタンスに変換(chiselTypeOf)ChiselChiselのutil以下に存在するモジュールに自分のモジュールのIOを接続しようとした時に遭遇したエラーとその解決法であるchiselTypeOfについて簡単にまとめておく。Chiselのハードウェアを型のインスタンスに変換(chiselTypeOf)2019-07-10Mux内でVecの要素を選択しようとして遭遇したエラーについてChisel今日はとあるモジュールの実装中にVecの取り扱いで遭遇したエラーとその解決方法について簡単にまとめておく。Mux内でVecの要素を選択しようとして遭遇したエラーについて2019-07-09chisel3.utilに入ってるアービターの再調査(Arbiter/RRArbiter/LockingArbiter/LockingRRArbiter)Chisel今日はChiselのutilに入っているArbiterについてを再度調べてみたのでその内容をまとめようと思う。LockingArbiterの...chisel3.utilに入ってるアービターの再調査(Arbiter/RRArbiter/LockingArbiter/LockingRRArbiter)2019-07-08Chiselの便利なアノテーション@chiselNameを試してみたChisel今日はあるのは知ってたけど、まだ試せてなかったChiselの機能をやっと試せたのでその機能についてご紹介をば。効果をRTLで確認Chiselの便利なアノテーション@chiselNameを試してみた2019-07-07Chiselのutil.Queueの使い方の再確認Chisel今日はChiselのutilに入っているQueueについてを再度調べてみたのでその内容をまとめようと思う。IDAE上に環境を構築してデバッガ使ってトレースをするための環境を整えていきます。Chipの解析を進めています。Chipのコード読み進めた際のメモを垂れ流しにしていくつもりです。前回の終わりに書いたとおり、Chiselのテストの仕組みについてを解説します。言いながら、I/O以外の例も示そうと思います。前回までの記事でChiselの基本的な要素についての解説を一通り終えました。今回からはChiselを使って論理回路を設計する際のメリットである回路のパラメタライズについての基本的な部分を紹介していきます。Verilog-HDL前回の続きでChiselの文法入門編その5。5回目はChiselの制御構文についてです。Verilog-HDL前回の続きでChiselの文法入門編その4。4回目はChiselの各演算子について。Verilog-HDL前回の続きでChiselの文法入門編その3。前回の冒頭に書いたChiselにおける3つ目の要素であるChiselのハードウェアの要素について見ていきます。自分の理解ではChiselでハードウェアを実装する場合に、以下の3つの要素についての区別を理解する必要があると思っています。入門編〜その1:モジュールの定義とエラボレート〜Chisel前回はGW中に作ったRISC-Vの紹介をしてみましたが、その記事ではそのRISC-Vプロセッサの概要と作った所感についてをまとめただけでした。最初の目標としていたのがこの取り組みだったため、ひとまず最初の目標は達成したというところ言う感じです。Zynq今年のGWの自分宿題としてものすごく簡単なRISC-Vを作っていました。ツイッター見てる方はご覧になってたかもしれませんが、GW中に一応riscv-tests位ならPASSするものが出来ています。ブログを報告するスターをつけました引用をストックしましたストック一覧を見る閉じる引用するにはまずログインしてくださいログイン閉じる引用をストックできませんでした。再度お試しください閉じる限定公開記事のため引用できません。