functionよびそのデータ読み出し方法に関する。[0002]【従来の技術】図3は従来の半導体記憶装置を示す。DRAM)メモリセルからなるメモリセルアレイ1と、メモリセルの行数及び列数に対して一定の比率の行数及び列数を有し、行方向及び列方向にアレイ状に配列されたキャッシュ機能を有するレジスタアレイ部2とを備えている。2は、i本の転送用バスTBT1−1〜TBT1−iにより接続され、また、レジスタアレイ部2にはi本の転送用バスTN2−1〜TBN2−iが接続されている。RWBNが接続されている。−iを介してレジスタアレイ部2からデータをリードする。→ローカルリード・ライトバスLRWBT,LRWBNの経路でリードされる。−iを介してレジスタアレイ部2のデータを転送する。−iを介して行われる。[0006]【発明が解決しようとする課題】しかしながら、上記従来例では、ミスヒット時に行われる連続的なリード動作においては、メモリセルアレイ1からのリードしたデータを一旦レジスタアレイ部2に転送した後、このレジスタアレイ部2からデータをリードしているため、リードにかなりの時間を要するという問題がある。read.【0007】したがって、本発明の目的は、レジスタアレイ部におけるミスヒット時の連続的なリード動作に際し、アクセス時間を短縮することのできる半導体記憶装置およびそのデータ読み出し方法を提供することにある。meansることを特徴とする半導体記憶装置。meansオンになることを特徴とする半導体記憶装置を提供する。on.【0010】上記各構成によれば、接続手段をオンにすればメモリセルアレイのデータをレジスタアレイ部を通さずにローカルリード・ライトバスを介してリード・ライトバスへ転送でき、接続手段をオフにすると同時に第1,第2のスイッチをオンにすればメモリセルアレイのデータをレジスタアレイ部へ転送することができる。したがって、レジスタアレイ部におけるミスヒット時のリード動作において、接続手段を介してリード・ライトバスへデータをリードする経路と、レジスタアレイ部を通したリードする経路とを使い分ければ、レジスタアレイ部おけるミスヒットが低減され、ファーストアクセスを短縮化することができる。completedしデータの前記レジスタアレイからのリードを行うことを特徴とする半導体記憶装置を提供する。data.【0012】この構成によれば、メモリセルアレイから連続リードによってデータを読み出すとき、制御手段は、一番目の読み出しデータをメモリセルアレイから第1の転送用バスおよびローカルリード・ライトバスを介して前記リード・ライトバスに転送し、これと同時に二番目の読み出しデータを前記メモリセルアレイから前記第1の転送用バスを介して前記レジスタアレイに転送する。したがって、レジスタアレイにおけるミスヒット時のリード動作において、接続手段を介してリード・ライトバスへデータをリードする経路と、レジスタアレイ部を通したリードする経路とを使い分けることができ、レジスタアレイ部おけるミスヒットが低減され、ファーストアクセスを短縮化することができる。before記転送用バスを介して前記レジスタアレイ部に転送され、前記第2の読み出しデータが前記レジスタアレイ部から前記リードライトバスに転送されることを特徴とする半導体記憶装置置を提供する。arrayバス及び前記レジスタアレイ部を介して前記リードライトバスに転送されることにより読み出されることを特徴とする半導体記憶装置のデータ読み出し方法を提供する。Embodiment図1は、本発明による半導体記憶装置の第1の実施の形態を示す。レジスタアレイ部2は、SRAMにより構成されている。-iとの接断を行うスイッチ13を備えて構成されている。1~DLNiが配線されており、メモリセル11およびセンスアンプ12のそれぞれに接続されている。−iを備えて構成されている。1〜YSWiが印加される。LRWBNが接続される。RWBNの経路で転送される。−1の経路でメモリセル11へ転送される。21−(i+j)のj列が接続される。−(i+j)内に記憶されているデータがメモリセル11へ転送(ライト)される。−(i+j)ヘデータがライトされる。written.【0019】次に、レジスタアレイ部2におけるミスヒット時の連続的なリード動作について説明する。all,メモリセル11のリードデータがセンスアンプ12によって増幅される。TBN1−iへ転送される。read-writeiがアクティブレベルにされ、1番目のリードデータがローカルリード・ライトバスLRWBT,LRWBNを介してリード・ライトバスRWBT,RWBNへ転送される。−(i+j)へ転送される。−1の経路でローカルリード・ライトバスLRWBT,LRWBNへリードされる。LRWBN.【0020】このように、1番目のデータをメモリセル11からレジスタアレイ部2を介さずにリードしている間にリードすべきデータをレジスタアレイ部2へ転送し、2番目以降のデータをレジスタアレイ部2からリードすることによって、レジスタアレイ部2におけるミスヒット時の連続的なリード動作を行うに際し、ファーストアクセスを短縮することが可能になる。access.【0021】〔第2の実施の形態〕図2は本発明の半導体記憶装置の他の実施の形態を示す。i+j)とリード・ライトバスRWBT,RWBNとの間の接続方法にある。