はじめに近年、スマートフォンやタブレット、パソコンなどの電子機器は小型化・高性能化が進んでおり、搭載される電子部品も小型化・高性能化が要求されている。中でも、限られたスペース内に半導体集積回路を実装するパッケージング技術は様々な工法が検討されている。パッケージ基板は、ナノ単位の微細配線である半導体集積回路とマイクロ単位の配線であるプリント配線板との接続を行うことから、数マイクロ単位の微細配線で構成されている。従来のFC-BGA基板では、硫酸銅めっきで10μm幅程度の銅配線を形成し、かつ、径60μm程度のマイクロビアを充填する必要があった。昨今においてはSi/Glass/有機インターポーザを使用する2.1D/2.5D実装、FO-WLPといった実装技術が注目され、今後のパッケージ基板にはさらなる配線の微細化が要求されている。銅めっきで微細配線を形成するための大きな課題は、多様な幅やピッチの配線を均一な厚さで形成することである。これらと同時に、マイクロビアを充填することも非常に困難であり、課題となっている。従来の硫酸銅めっき液では、ビアフィリング性を重視すれば配線膜厚均一性が悪く、配線膜厚均一性を重視すればビアフィリング性が悪くなる傾向にあった。