×この技術を簡単クリック査定この機能をご利用いただくには、会員登録(無料)が必要です。出願した特許の牽制数、引用された数などを知る事ができます。気になる技術や特許をブックマークしておけば、いつでも後から読むことができます。後で印刷するために、公報をPDFでダウンロードできます。会員登録してastamuseを使えば、もっと簡単に便利にお使いいただけます。会員登録(無料)「astamuse」は世界中の挑戦したい社会課題に挑戦し、未来を創る人のプラットフォームです。ICの設計・製造(配線設計等)※この項目の情報は公開日時点(2006年12月14日)のものです。接地端子を有するリードフレームに載置され、内部回路と、電源端子及び内部回路に接続された主電源パッドと、接地端子及び内部回路に接続された主接地パッドと、主電源パッドに隣接して配置された予備電源パッドと、主接地パッドに隣接して配置された予備接地パッドとを備えるチップに対して不具合対策を行う不具合対策システムであって、電源端子及び接地端子に電源電位及び接地電位を供給してチップの電気的特性を検査する検査部4と、検査の結果に基づいてチップの不具合の有無を判定する不具合判定手段101と、不具合が有ると判定された場合には、予備電源パッドと電源端子、及び予備接地パッドと接地端子をボンディングするボンディング装置301とを備える。近年、チップ製造においては、プロセスの微細化及び配線層の多層化により集積度が向上し、システム混載がなされることで、電源に起因する不具合が生じやすくなる傾向にある。静電破壊(ESD)を防止するために電源端子と接地端子の間にESD保護回路(以下、単に「保護回路」という。プロセスの微細化に起因する配線抵抗増大によって、内部回路を保護しきれない場合がある。システム混載により必要な信号端子数が増加することで、電源端子及び接地端子数は必要最小限に削減される傾向にあり、チップ中心部での電圧降下が発生しやすくなる。電源端子及び接地端子数を抑制するために、出力回路等の複数の内部回路で電源端子及び接地端子の共通化を図っているが、大電流出力回路のノイズの影響を受けて、誤動作及び性能悪化の原因となる。上記のように電源に起因する不具合が発生した場合には、不具合原因の特定と対策案の考案を行い、設計変更を行う(例えば、特許文献1参照。設計変更後のシミュレーションでは、設計変更による改善の効果が見えにくいので、不具合対策の効果を確認するため、フォトマスクを修正・作製し、チップを作り直したうえで検査を行っていた。このため、電源に起因する不具合の対策に時間と費用を要していた。電源に起因する不具合の対策に要する時間及び費用を削減可能な不具合対策システムを提供する。電源端子及び接地端子を有するリードフレームに載置され、内部回路と、電源端子及び内部回路に接続された主電源パッドと、接地端子及び内部回路に接続された主接地パッドと、主電源パッドに隣接して配置された予備電源パッドと、主接地パッドに隣接して配置された予備接地パッドとを備えるチップに対して不具合対策を行う不具合対策システムであって、電源端子及び接地端子に電源電位及び接地電位を供給してチップの電気的特性を検査する検査部4と、検査の結果に基づいてチップの不具合の有無を判定する不具合判定手段101と、不具合が有ると判定された場合には、予備電源パッドと電源端子、及び予備接地パッドと接地端子をボンディングするボンディング装置301とを備える。請求項1電源端子及び接地端子を有するリードフレームに載置され、内部回路と、前記電源端子及び前記内部回路に接続された主電源パッドと、前記接地端子及び前記内部回路に接続された主接地パッドと、前記主電源パッドに隣接して配置された予備電源パッドと、前記主接地パッドに隣接して配置された予備接地パッドとを備えるチップに対して不具合対策を行う不具合対策システムであって、前記電源端子及び前記接地端子に電源電位及び接地電位を供給して前記チップの電気的特性を検査する検査部と、前記検査の結果に基づいて前記チップの不具合の有無を判定する不具合判定手段と、前記不具合が有ると判定された場合には、前記予備電源パッドと前記電源端子、及び前記予備接地パッドと前記接地端子をボンディングするボンディング装置とを備える不具合対策システム。請求項2前記ボンディング装置によるボンディングにより前記不具合が改善されたか確認する改善確認手段を更に備えることを特徴とする請求項1に記載の不具合対策システム。請求項3前記チップは、前記主電源パッドと前記主接地パッドの間に接続された主保護回路と、前記予備電源パッドと前記予備接地パッドの間に接続された予備保護回路とを更に備えることを特徴とする請求項1又は2に記載の不具合対策システム。技術分野0001本発明は、チップ、不具合対策システム及びチップの不具合対策方法に関する。背景技術0002近年、チップ製造においては、プロセスの微細化及び配線層の多層化により集積度が向上し、システム混載がなされることで、電源に起因する不具合が生じやすくなる傾向にある。0003例えば、静電破壊(ESD)を防止するために電源端子と接地端子の間にESD保護回路(以下、単に「保護回路」という。プロセスの微細化に起因する配線抵抗増大によって、内部回路を保護しきれない場合がある。システム混載により必要な信号端子数が増加することで、電源端子及び接地端子数は必要最小限に削減される傾向にあり、チップ中心部での電圧降下が発生しやすくなる。電源端子及び接地端子数を抑制するために、出力回路等の複数の内部回路で電源端子及び接地端子の共通化を図っているが、大電流出力回路のノイズの影響を受けて、誤動作及び性能悪化の原因となる。0004上記のように電源に起因する不具合が発生した場合には、不具合原因の特定と対策案の考案を行い、設計変更を行う(例えば、特許文献1参照。設計変更後のシミュレーションでは、設計変更による改善の効果が見えにくいので、不具合対策の効果を確認するため、フォトマスクを修正・作製し、チップを作り直したうえで検査を行っていた。このため、電源に起因する不具合の対策に時間と費用を要していた。発明が解決しようとする課題0005本発明の目的は、電源に起因する不具合の対策に要する時間及び費用を削減可能なチップ、不具合対策システム及びチップの不具合対策方法を提供することである。課題を解決するための手段0006本願発明の一態様によれば、電源端子及び接地端子を有するリードフレームに載置され、内部回路と、電源端子及び内部回路に接続された主電源パッドと、接地端子及び内部回路に接続された主接地パッドと、主電源パッドに隣接して配置された予備電源パッドと、主接地パッドに隣接して配置された予備接地パッドとを備えるチップに対して不具合対策を行う不具合対策システムであって、(イ)電源端子及び接地端子に電源電位及び接地電位を供給してチップの電気的特性を検査する検査部と、(ロ)検査の結果に基づいてチップの不具合の有無を判定する不具合判定手段と、(ハ)不具合が有ると判定された場合には、予備電源パッドと電源端子、及び予備接地パッドと接地端子をボンディングするボンディング装置とを備える不具合対策システムが提供される。それぞれ接続された主電源パッド及び主接地パッドと、主電源パッドに隣接して配置された予備電源パッドと、主接地パッドに隣接して配置された予備接地パッドとを備えるチップを製造する工程と、(ロ)チップを、電源端子及び接地端子を有するリードフレームにマウントする工程と、(ハ)主電源パッドと電源端子、及び主接地パッドと接地端子をボンディングする工程と、(ニ)電源端子及び接地端子に電源電位及び接地電位を供給してチップの電気的特性を検査する工程と、(ホ)検査の結果に基づいて、チップの不具合の有無を判定する工程と、(ヘ)不具合が有ると判定された場合には、予備電源パッドと電源端子、及び予備接地パッドと接地端子をボンディングする工程とを含むチップの不具合対策方法が提供される。0008本願発明の他の態様によれば、電源端子及び接地端子を有するリードフレームに載置されたチップであって、(イ)内部回路と、(ロ)電源端子及び内部回路に接続された主電源パッドと、(ハ)接地端子及び内部回路に接続された主接地パッドと、(ニ)主電源パッドと主接地パッドの間に接続された主保護回路と、(ホ)主電源パッドに隣接して配置され、電源端子に接続された予備電源パッドと、(ヘ)主接地パッドに隣接して配置され、接地端子に接続された予備接地パッドと、(ト)予備電源パッドと予備接地パッドの間に接続された予備保護回路とを備えるチップが提供される。発明の効果0009本発明によれば、電源に起因する不具合の対策に要する時間及び費用を削減可能なチップ、不具合対策システム及びチップの不具合対策方法を提供することができる。発明を実施するための最良の形態0010次に、図面を参照して、本発明の実施の形態及びその変形例を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。図面は模式的なものである。下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。0011本発明の実施の形態に係る半導体製造システム(不具合対策システム)は、図1に示すように、電源端子及び接地端子を有するリードフレームに載置され、内部回路と、電源端子及び内部回路に接続された主電源パッドと、接地端子及び内部回路に接続された主接地パッドと、主電源パッドに隣接して配置された予備電源パッドと、主接地パッドに隣接して配置された予備接地パッドとを備えるチップの製造及び不具合対策を行うシステムであって、電気的特性を検査する検査部4と、検査の結果に基づいてチップの不具合の有無を判定する不具合判定手段101と、不具合が有ると判定された場合には、予備電源パッドと電源端子、及び予備接地パッドと接地端子をボンディングする製造部3とを備える。図10012ここで、「不具合」とは、ESD、電圧降下及び電源ノイズ等の電源に起因する不具合を意味する。本発明の実施の形態においては、「不具合対策」として、ESD対策を行う一例を説明する。0013不具合判定手段101は、不具合対策部10に含まれる。不具合対策部10、製造部3及び検査部4は、図1に示した半導体製造システムに含まれる。5、主記憶装置6、プログラム記憶装置7、入力装置8及び出力装置9を更に備える。図10014設計部1としては、レイアウト設計を行うためのコンピュータ支援設計(CAD)装置等が使用可能である。設計部1は、所望の半導体装置の回路の機能やスペックを決定してレイアウト設計を行う。0015マスク作製部2は、例えばパターンジェネレータ(PG)や現像装置を備える。マスク作製部2は、設計部1からの設計データを描画データに変換する。マスク作製部2は更に、描画データに基づいてマスク基板上のレジスト膜にマスクパターンを描画し、レジスト膜を現像することにより、フォトマスク(レチクル)を作製する。0016製造部3は、マスク作製部2により作製されたフォトマスクを用いてチップを製造する。製造部3は、各種の半導体製造装置301,302,303,・・・・・,30nが配置された製造ラインを備える(nは自然数)。エッチングするドライ又はウエットエッチング装置、レジスト除去や溶液による洗浄をする洗浄装置、フォトリソグラフィ処理関連のスピンコート装置(スピンナー)、ステッパ等の露光装置、ダイシング装置、ダイシングされたチップ状の半導体装置の電極(パッド)をリードフレームに接続するボンディング装置など様々な半導体製造装置が含まれる。純水製造装置やガスの純化装置等の付帯設備が含まれていても良い。これらの半導体製造装置は、バッチ式装置あるいは枚葉式装置のいずれも適用可能である。後述するすべての実施の形態についても同様にバッチ式装置あるいは枚葉式装置を適用しても構わない。0017製造部3は、例えばESD対策用のチップとして、図2に示すようなチップ10aを製造する。