[0001]【発明の属する技術分野】本発明は、ゲートアレイセル構造の分野に関し、特に高密度ゲートアレイセル構造およびその製造方法に関するものである。[0002]【従来の技術】ゲートアレイは、顧客の特別な機能を実行する集積回路を作製するために広く使用されている。customer.ゲートアレイでできた半導体デバイスは、基本パターン中に設計され、かつ金属領域間の相互接続が顧客の特別な機能を果たすようにウェハ中に形成されてできている。従って、集積回路の半導体デバイスは、金属領域パターンを形成するために必要とされる比較的短い時間だけで、顧客の要求する論理機能を果たすように相互接続され得る。customer.【0003】基本パターン中に予め設けられたトランジスタおよび他の能動デバイスを、所望の機能を果たすような配置をなすように相互接続する金属配線工程は、通常、1または2以上の金属層と、その金属層と半導体領域とを接続するコンタクトパターンと、連続する金属パターンを相互接続する配線パターンとを使用して行われる。pattern.【0004】消費電力がさらに少なく、さらなる高密度化(高集積化)およびさらなる高信頼性を有するデバイスが要求される。集積回路のデザインルールには、トランジスタの相互接続についてのたくさんの制約が有り、より一層の高密度化を図る設計を行う上で妨げとなっている。要する最小寸法、および種々の連続する層上における垂直方向の配置に関する制約を満足しなければならない。arrangement.【0005】ゲートアレイセル構造の設計者は、一アレイにおけるゲートセルを接続する配線トラックのトラックピッチを、全ての最小間隔のうちで最も大きいものを満たす一定の値に定める。図5および図6について、これらの制約が理解される。understood.【0006】図5は、従来のゲートアレイのセルを示す概略図であり、従来のゲートアレイにおけるいくつかの制約を説明するための図である。このセルは、チップ上にタイルパターン状に何度も複製されてなるもので、トランジスタのゲートアレイ電極用のポリシリコン層のパターン(ゲートパターン)10を多数備えている。P型デバイスはP型拡散領域12に形成され、またN型デバイスはN型拡散領域14に形成されている。図5において、領域16はP型ウェルの引出領域、領域18はN型ウェルの引出領域である。well.【0007】図5に示すゲートセルの下半部には、相互接続された複数のコンポーネントが配置されており、ナンド(NAND)ゲートやアンド(AND)ゲートやノア(NOR)ゲートやオア(OR)ゲートのようなデバイスをゲートセル内に構成している。ゲートセルのコンポーネントは、複数の金属層を介して相互に接続されてデバイスを構成している。ゲートセルの、デバイスを構成するコンポーネントの主要な相互接続は、第1金属層により形成されている。以下に説明する理由により、デバイスの相互接続をゲートセル内で完成するために、第2金属層の使用が必要となることがある。layer.【0008】図5に示す例では、ゲートセルの下半部におけるコンポーネントは、第1金属層の第1金属配線により互いに接続されており、入力ポートA,Bおよび出力ポートZを有するナンド(NAND)ゲートを構成している。これらの相互接続線は、図5において、点(ドット)を付した領域で示されている。(NAND)ゲートのデバイスに対するVSSおよびVDDの電源バス(20,22)は、図5に示すように、ゲートセルを横切って垂直に延びている。22により制限されている。このように、電源バスの配置に起因して第1金属層における相互接続性に限界が生じるため、ゲートセル内で相互接続してデバイスを構成するためには、通常、第2金属層が必要となる。デバイスを構成するために、第2金属層にて第2金属配線を使用すると、従来のゲートアレイ構造における“有孔率”の問題が発生する。occurs.【0010】図6には、配線カラム28により分離されたセル配置カラム26に、複数のセル24が並べて配置された状態が示されている。セル24を通る水平な配線トラック30(図5参照)は、第2金属層の延びる方向に設けられている。m2配線トラックと称する)30は、ゲートセル24間の水平方向の接続のために用いられている。32は、ゲートセル24を通って配線カラム28において垂直な方向に延びている。32は、第1金属層に形成されている。5および図6についてなされた説明により明らかとなる。FIG.図5に示す例では、3本のm2配線トラックがデバイスを通っている。第2金属配線を用いてゲートセルのコンポーネントを相互接続することによりデバイスを構成すると、あるゲートセルのデバイスを別のゲートセルのデバイスに接続するために、水平に延びるm2配線トラック30を有効に利用することができなくなる。impossible.【0012】換言すれば、m2配線トラック30は、封鎖されてしまう。m2配線トラック30は、デバイスの構成を完成するために必要な第2金属配線によって封鎖されてしまう。そのようなセル内には“通過経路”が殆どないか全くないので、このようなセルは“有孔率が低い”とみなされる。porosity".【0013】図6の例に示すように、セルの有孔率が低いと、デバイスどうしを接続する経路を決める際に、たくさんの回り道を設けなければならない。図6の例では、ゲートセル24Aのデバイスをゲートセル24Bのデバイスに接続するために、セル内にデバイスが形成されておらず、通過経路を設けることができるゲートセルへ曲がりくねって配線する経路が必要となる。second金属層においてゲートセル24Bの第2のデバイスへ水平に接続される。[0014]【発明が解決しようとする課題】しかしながら、上述したゲートアレイセル構造では、P型デバイスとN型デバイスが同じサイズであるため、P型およびN型デバイスの立上り時間と立下り時間が不均衡になるなど、たくさんの不都合が生じる。セル配線によって引き起こされる制約のため、P型拡散領域とN型拡散領域の相対的なサイズを変えることは困難である。region.【0015】また、上述したゲートアレイセル構造では、さらなる高密度化は困難である。いうのは、最小の設計規格に合わせて、垂直および水平の両方向において、配線トラック間に一定のトラックピッチが設定されるからである。加えて、上述したゲートアレイセル構造では、有孔率が低いため、通常、電源バスは個々のデバイスに一箇所でのみ接続されている。そのため、比較的実効抵抗が高く、また接続箇所が一箇所であるがゆえに比較的信頼性が低い。unreliable.【0016】ゲートアレイ設計の更に考慮すべき問題はゲートセルのサイズであり、図5の従来技術に示すように、典型的に8個のトランジスタでできている。このセルサイズは、それらデバイス同士の間に配置されるウェルの引出領域16,18に多少なりとも原因がある。セルサイズの縮小は設計者に、より緊密に配置でき、セル内のデッドスペースを低減でき、また全体の配線を行うためにセル配置における隙間の配置においてより柔軟性を有するということを含む多大な利益をもたらす。benefit.【0017】本発明の目的は、既存の製造技術を用いてセルサイズを縮小できるゲートアレイ構造を提供することにある。[0018]【課題を解決するための手段】上記目的およびその他の目的は本発明によって達成されるものであり、本発明は、ゲートセルのアレイを有するゲートアレイセル構造を備え、それらゲートセルの少なくとも一つは第1および第2のデバイスを有している。第1デバイスはチャネル拡散領域およびトランジスタのゲート電極を有している。第2デバイスは第2のチャネル拡散領域およびトランジスタのゲート電極を有している。それらでバイアスのウェル引出領域はゲートセルの外側の隅に設けられる。cell.【0019】本発明によるゲートセルの外側の隅におけるウェル引出領域の配置は、多くの利点を有している。advantages.例えばある実施の形態においてなされるるように、電源バスもゲートセルの外側領域に設けられ得る。電源バスおよび引出領域はゲートアレイのゲートセル同士で共有され、集積密度を増大させる。電源バスおよび引出領域を共有することは、本発明のある実施の形態においてなされるように、セル内の引出領域の密度を半分に低減する。cell.【0020】引出領域をゲートセルの外側に移すことも、シングルゲートセルにおけるトランジスタの数を従来の8個から4個に減少させる。これによって、より緊密に配置でき、セル内のデッドスペースを減少でき、また全体の配線および配置における柔軟性を増すことができる。arrangement.【0021】本発明の前記並びにその他の特徴および利点については、添附図面とともに以下の本発明の詳細な説明から、より明らかとなる。invention,図面を参照して詳細に説明する。detail.【0023】図1は、本発明の具体例によるゲートアレイセル構造の概略図である。m1配線トラック35およびm2配線トラック33は、可変トラックピッチで設計されており、ゲートアレイセルの異なる領域に対して異なる設計法則を適用することができるようになっている(なお図1では、図の明瞭化と理解を容易にするために、ゲートセルの1つおきの行にのみm2配線トラックが示されている。shown.【0024】しかし、より好ましい例では、m2配線トラックは、ゲートセルの各行に設けられている)。33.6μmの制約が適用され、それは多くの間隔および多くの拡散の間隔を設けるために必要とされる。ゲートセル42のこれらの領域40においては、m2配線トラック33のトラックピッチ(以下、m2トラックピッチと称する)は1.6μmである。region,m2トラックピッチは1.4μmである。region,1.4μmに設定される。ここで、図1では、拡散領域は符号44で示されている。セル内でm2トラックピッチを変えることにより、トラック数が同じであればセルの領域がより小さくなる。same.【0026】なお、図1は、セル内でトラックピッチが変化している様子を単に示す概略図である。正確なトラックピッチの変化並びに拡散領域およびゲートセルの他の領域の配置は、個々のゲートセル自体に依存するため、これ以上詳細には図示されない。35のトラックピッチも可変である。35は、セル配置カラム46においては設計法則に反することなく1.6μmに設定され、かつ配線カラム48ではこの領域の設計法則に反することなく1.4μmに設定され得る。35のトラックピッチ(以下、m1トラックピッチと称する)を1.4μmに設定することによって、配線カラム48内にm1配線トラック35が追加され、その追加されたトッラックを利用できるようになる。これは、ゲートアレイセル構造に対して有効な接続経路を増やすことになる。m1配線トラック35の両方ともトラックピッチが可変ピッチである場合が示されているが、ある好ましい実施の形態では、図4に示されるように、トラックピッチは一定であり、変化しない。一例として挙げれば一定のトラックピッチは1.4μmである。上述した特定のトラックピッチは一例であり、その他の特定のトラックピッチも可能である。当業者にとって利用可能な製造工程が異なれば設計法則も異なるため、その他の特定のトラックピッチも必要となる。required.【0029】図1に関して説明したように、本発明の他の実施の形態では、ゲートセル内でのデバイスに対する電源接続に関する改良がなされている。ゲートセル内でデバイスが多数の接続点を介して電源に接続されていることにより、電源接続の改良がなされている。layout),多数の接続点を設けることが可能となる。points.【0030】そのようなセルレイアウトは、図2に示すように、第2金属配線トラックに対してデバイスを垂直に向けて配置することによってなされる。Microsystems,Inc.によって作成された0.8μmゲートアレイライブラリにおいて利用されている。to,上述した例のように、他の実施の形態においてm2配線トラックが可変トラックピッチで配設されるようになっていてもよい。P型およびN型のデバイス50,52がm2配線トラック54に対して90°の向きをなしていることによって、たくさんの配線トラックの経路とたくさんの接続可能な箇所が得られる。たくさんのポートが配置されることによって、ゲートセルにおける密集度が軽減される。reduced.【0032】本発明は、複数の箇所で電源と接触することを可能とするものであるが、ある実施の形態では1個所のみで電源と接触していてもよい。これらの実施の形態では、セルを通るm1配線トラックは、多方向に延びる第1層の金属1の配線を形成し、単一の電源接触箇所をより好ましくするために用いられる。portion.【0033】周知のゲートアレイセル構造のもう一つの特徴は、図2に示すように、ゲートアレイセルの垂直に延びる一方の側縁に沿って電源バス56(VSS)が設けられており、それに相対するもう一方の側縁に沿って電源バス58(VDD)が設けられていることである。provided.電源バス56,58は、第1金属層に形成されている。layer.電源バス56,58の間には、第2金属層に形成された電源接続ライン60が水平に延びている。60に第2金属配線を介して接続される。wiring.【0034】本発明は、図2に示すように、電源接続ライン60にP型およびN型のデバイス50,52をたくさんの接続点62を介して接続することができるようになっている。このように接続点をたくさん設けることによって、拡散領域側における実効抵抗が下がるとともに、電源ラインに対する信頼性が高まる。line.【0035】それゆえ、本発明は、第2金属配線トラックに対してデバイスを垂直な向きに配置してなるゲートアレイセル構造において、有孔率の増大、すなわち多数のコンタクトホールを設けることができるという特徴を利用している。sourceドレインに対してたくさんのコンタクトを設けることができ、それによってゲートセルの密集度を軽減することができる。50を3箇所の接続点を介して電源に接続しているが、これに限らず、本発明の趣旨および範囲内で、接続点の数は2もしくは4以上の数であってもよい。more.【0037】図3には、本発明のもう一つの特徴である、P型およびN型のデバイス50,52のサイズが異なる例について示されている。図3に示す例では、P型デバイス50はN型デバイス52よりも大きな領域を占めている。図3に示すように、P型デバイス50とN型デバイス52のチャネル幅を変えることによって、P型デバイス50とN型デバイス52の平衡が達成される。achieved.その平衡が達成されることにより、通常Pチャネル駆動力がNチャネル駆動力よりも弱いという事実が補償される。compensated.【0038】本発明の有益な特徴は、配線トラックの数がセルの設計者に委ねられ、他の要因によって制約されないことである。従来の構造は対称性に基づいて設定されており、配線の数を規制している。4.1μmであるが、これに限らず、本発明の趣旨および範囲内で、異なるデバイス幅であってもよい。different,セルの立上り時間と立下り時間の差が最小になる。minimized.【0040】P型およびN型のデバイスの幅を変えることは、図3に示すようにデバイスをm2配線トラックに対して垂直に向くように配置することによって、容易になされる。line,従来のゲートアレイセル構造の場合よりも少ないからである。structure.【0041】従来の構造においては、P型とN型のデバイスではゲートが同じ幅であるため、カラムはチャネルに対して1/2セルピッチで省かれ得る。structure,配置に対して制約を生じる対称性が失われる。本発明に従って各側でのトランジスタの向きを変えることによって、チャネルに対するピッチはセル内のトランジスタの数によって決まる。ゲートアレイセル構造において、m2配線トラックに対するデバイスの向きが垂直または水平のいずれであろうと、P型およびN型のデバイスの平衡を保つことは有益である。device.【0042】また、図3には示されていないが、図3に示す実施の形態においては、より高密度なゲートアレイセル構造と配線能力の増大をもたらすために、m1配線トラックが形成される第1金属層およびm2配線トラックが形成される第2金属層の両方において可変トラックピッチが適用される。formed.【0043】図4は、本発明の一実施の形態によりセルサイズが縮小されたゲートセルの一例を示す図である。invention.上述したように、配線チャネルに対するピッチはセル内のトランジスタの数によって決まるので、図4に示す例においてセル当たりのトランジスタの数を削減することは特に有益である。ゲートセル61は、トランジスタのゲート電極用のポリシリコン層パターン63を多数有している。Pチャネル拡散領域64はP型デバイスを形成し、またNチャネル拡散領域66はN型デバイスを形成している。device.【0044】図5に示す従来技術と対称的に、図1〜図3および図6に示す本発明の一実施の形態では、ウェル引出領域はセル61の外側隅に配置されて設けられる。61.セル61内の各デバイスに対して必要なウェル引出領域の数は1個のみ(例えば68と72の符号を付した引出領域)であるが、ウェル引出領域の可能名配置を示すために4個の引出領域68,70,72,74が示されている。1つの引出領域は、3つのセルのそれぞれの頂部および底部に必要とされる(N型ウェルの引出領域およびP型基板の引出領域)。従って以下の説明においては、各デバイスに対して1つの引出領域についてのみ説明する。68(または70)はN型ウェルの引出領域であり、基板引出領域72(または74)はP型基板の引出領域である。図4を図3と比較することから分かるように、ウェル引出領域を2つのデバイス間からゲートセル61の外側隅に移すことによって、繰り返され得るゲートセルのサイズは、図3の8トランジスタから図4の4トランジスタに縮小される。78はゲートセル61の外側領域に配置され得る。これによって電源バス76,78をセル間で共有することができる。電源バス76,78を共有した状態が図4に示されており、同図には隣接するゲートセル80,82の一部のみが示されている。隣接するゲートセル80,82はゲートセル61と同様の構造を有している。46,68は、第2金属配線層に形成されている。polysilicon,各ゲートセル61の頭部および底部にてより多くのピンが利用され得るようになる。電源バス76,78およびウェル引出領域68,72はセル61同士で共有されているので、各引出領域は横2列のセルに共有されるので、セルの内側の引出領域の密度は事実上50%に低減される。50%.【0048】図4に示す実施の形態において、電源帯の配置84,86はゲートセル61内に設けられる得る。84,86の一つにおける第2金属層内に設けられる。ゲートセル内に電源帯が配置されることによって、セルを省略せずに済むか、または電源帯を挿入するためにセルを配線手段として使用せずに済む。それからゲートアレイ内のより大きな割合のセルが有効に使用されてもよい。used.【0049】図4に示す実施の形態の特徴は、2倍の大きさのポリシリコン接続90であり、従来のポリシリコン接続よりも大きくなっている。この2倍のポリシリコン接続90は、単一の接続というよりも、ポリシリコン層63の終端で2つの接続箇所を有している。それゆえこの特徴は、本発明のゲートセル61を用いることにより設計者または設計ツールに、トランジスタのゲート電極を構成するポリシリコン層に接続することに対してより大きな柔軟性をもたらす。これは、スタンダードグリッドがN型およびP型の拡散領域の間に過剰な隙間領域を有しているため、有効である。effective.【0050】図4において符号91は、m1において隣接するセル行から配線され得る全てのセルの頂部および底部に設けられ得る入力配置を示している。m1.【0051】以上、本発明を詳細に説明したが、上述した説明は単なる一例であって、本発明をなんら制限するものではない。本発明の趣旨および範囲は、特許請求の範囲の項の記載内容によってのみ制限されるものである。[0052]【発明の効果】以上説明したとおり、この発明に係る高密度ゲートアレイセル構造およびその製造方法によれば、既存の製造技術を用いてセルサイズを縮小できるゲートアレイ構造を提供するができる。DRAWINGS【図1】可変トラックピッチを有するゲートアレイセル構造を示す概略図である。pitch.【図2】セル内での電源接続が多数のコンタクトによりなされているセルレイアウトを示す概略図である。cell.【図3】異なるサイズのP型およびN型デバイスを有するセルレイアウトを示す概略図である。sizes.【図4】本発明の一実施の形態によるセルレイアウトで、セルの外側隅にウェル引出領域が配置されたレイアウトを示す概略図である。cell.【図5】従来の技術により製造されたゲートセルの概略図である。techniques.【図6】従来におけるゲートアレイセル構造の概略図である。具備することを特徴とする高密度ゲートアレイセル構造。ゲートセルは、ゲートセルからなるアレイ内の隣接する第1のゲートセルと第1のウェル引出領域を共有し、ゲートセルからなるアレイ内の隣接する第2のゲートセルと第2のウェル引出領域を共有することを特徴とする請求項1に記載の高密度ゲートアレイセル構造。cellsに記載の高密度ゲートアレイセル構造。ゲートセルは、ゲートセルからなるアレイ内の隣接する第1のゲートセルと第1の電源バスを共有し、ゲートセルからなるアレイ内の隣接する第2のゲートセルと第2の電源バスを共有することを特徴とする請求項3に記載の高密度ゲートアレイセル構造。secondの金属化層を有し、電源バスは第2の金属化層内の金属バスであることを特徴とする請求項4に記載の高密度ゲートアレイセル構造。ゲートセルは第1の金属化層内に、セル内の金属帯の配置を含むことを特徴とする請求項5に記載の高密度ゲートアレイセル構造。第1のトランジスタゲート電極および第2のトランジスタゲート電極のうちの少なくとも一つは、少なくとも2つの接続点を有する頭部(ahead)を備えていることを特徴とする請求項6に記載の高密度ゲートアレイセル構造。4個であることを特徴とする請求項1に記載の高密度ゲートアレイセル構造。具備することを特徴とする高密度ゲートアレイセル構造。ゲートセルは、ゲートセルからなるアレイ内の隣接する第1のゲートセルと第1の引出手段を共有し、ゲートセルからなるアレイ内の隣接する第2のゲートセルと第2の引出手段を共有することを特徴とする請求項9に記載の高密度ゲートアレイセル構造。第1のゲートセルとの境界にて第1の電流制御手段に電力を供給するための第1の電力供給手段を有するとともに、第2のゲートセルとの境界にて第2の電流制御手段に電力を供給するための第2の電力供給手段を有することを特徴とする請求項10に記載の高密度ゲートアレイセル構造。ゲートセルは、ゲートセルからなるアレイ内の隣接する第1のゲートセルと第1の電力供給手段を共有し、ゲートセルからなるアレイ内の隣接する第2のゲートセルと第2の電力供給手段を共有することを特徴とする請求項11に記載の高密度ゲートアレイセル構造。ゲートセルは第1の金属化層および第2の金属化層を有し、第1および第2の電力供給手段は第2の金属化層内の金属バスであることを特徴とする請求項12に記載の高密度ゲートアレイセル構造。13に記載の高密度ゲートアレイセル構造。head)を備えていることを特徴とする請求項14に記載の高密度ゲートアレイセル構造。第1の電流制御手段は2個のトランジスタを含み、かつ第2の電流制御手段は2個のトランジスタを含んでおり、従ってゲートセル内のトランジスタの全数は4個であることを特徴とする請求項9に記載の高密度ゲートアレイセル構造。度ゲートアレイセル構造の製造方法。当該ゲートセルに隣接して別のゲートセルを形成する工程を含み、それらゲートセルが第1のウェル引出領域を共有することを特徴とする請求項17に記載の高密度ゲートアレイセル構造の製造方法。第1のゲートセルとの境界に第1の電源バスを形成するとともに、第2のゲートセルとの境界に第2の電源バスを形成する工程を含むことを特徴とする請求項18に記載の高密度ゲートアレイセル構造の製造方法。busに記載の高密度ゲートアレイセル構造の製造方法。ゲートセルは第1の金属化層および第2の金属化層を有し、第1および第2の電源バスを形成する工程は、第2の金属化層内に金属バスを形成する工程を含むことを特徴とする請求項20に記載の高密度ゲートアレイセル構造の製造方法。head)を形成する工程を含むことを特徴とする請求項21に記載の高密度ゲートアレイセル構造の製造方法。