layer)の略であり、物理層の機能を実装するために必要な回路(デバイス)のことを指す。control)を略して通常MACと呼ばれる)を、光ファイバーや銅線(英語版)などの物理媒体に接続する。(英語版)(PCS)と物理媒体依存副層(PMD)の両方の機能を含む[1]。PHYは、トランシーバとデジタルベースバンド部から構成される。トランシーバはRF(無線)、信号合成、アナログ部からなる。デジタルベースバンド部は、デジタルシグナルプロセッサ(DSP)および伝送路符号化を含む通信アルゴリズム処理を行う。これらのPHY部分は、System-on-a-chip(SOC)実装においてMAC層と統合されることが一般的である。PHYチップ(PHYceiver)はイーサネット機器によく見られる。その目的は、データリンク層への物理的なアナログアクセスを提供することである。interface(MII)チップと組み合わせて使用されるか、上位層の機能を引き受けるマイクロコントローラとのインタフェースを持つ。PHYチップは、ホストや組み込みシステムのほとんどのUSBコントローラに統合されており、インターフェースのデジタル部分と変調部分の間の橋渡しをする。IrDAの仕様には、データ転送の物理層に関するIrPHY仕様がある。VT6421などのシリアルATAコントローラはPHYを使用する。MII物理層トランシーバイーサネットPHYは、OSI階層モデルの物理層で動作するコンポーネントである。これは、1000BASE-T、100BASE-TX、10BASE-Tの規格のイーサネット物理層部分を実装している。具体的には、イーサネットPHYは、イーサネットフレームのハードウェア送受信機能を実装するチップであり、イーサネットの伝送路変調(英語版)(アナログ部分)とデータリンク層のパケットシグナリング(デジタル部分)の間のインターフェースを提供する[2]。MACアドレスの処理はデータリンク層の受け持ちであるため、通常、PHYでは処理しない。同様に、Wake-on-LAN機能やブートROM(英語版)機能はネットワークカード(NIC)に実装されているが、PHYとMACで機能的に1つのチップに統合することも、別々のチップに分けることもできる。VSC82xx/84xx/85xx/86xxファミリ、マーベル・アラスカの88E1310/88E1310S/88E1318/88E1318Sギガビットイーサネットトランシーバ、インテル[3]、ICS[4]の製品などがある。2015年11月18日閲覧。2015年11月18日閲覧。3.0のもとで利用可能です。プライバシーデスクトップ。