[0001]【発明の属する技術分野】本発明は、半導体基板等の各種の基板上に形成されるインダクタ素子に関する。薄膜成形技術を利用して渦巻き形状のパターン電極を形成し、このパターンをインダクタ素子として利用する半導体回路が知られている。substrate,渦巻き形状のパターンに垂直な方向に磁束が発生するが、この磁束によって半導体基板表面に渦電流が発生して有効磁束を打ち消すため、インダクタ素子として有効に機能しなくなるという問題がある。インダクタ素子に流れる信号の周波数が高くなるほどこの傾向が顕著であり、インダクタ素子を含む高周波回路を半導体基板上に形成することは難しい。substrate.【0003】本発明は、このような点に鑑みて創作されたものであり、その目的は、基板上に形成した場合であっても有効に機能するインダクタ素子を提供することにある。conductor,このインダクタ導体の引出線を基板に接近した他方の導体と基板との間を通している。端同士が接続された2つの導体を基板上で重ねて配置し、基板から離れた側の導体をインダクタ導体として用いた場合に、このインダクタ導体を基板上に形成しても渦電流等によってインダクタンス成分が消失せずに所定のインダクタンスを有することが実験により確かめられている。このインダクタ導体の引出線を、他方の導体と基板との間を通して引き出すことにより、インダクタ導体によって発生する有効磁束の流れを遮ることを最小限に抑えることができ、良好な特性を得ることができる。can.【0005】特に、上述した基板上に3層以上の金属層を形成し、互いに1層以上隔たった異なる層の金属層を用いて、上述した2つの導体と引出線のそれぞれを形成することが望ましい。このような構造とすることにより、インダクタ導体と引出線とを少なくとも2層以上離すことができるため、引出線を流れる電流による影響をさらに少なくすることができる。conductors,インダクタ導体の一方端から延びる引出線の一部を利用して行うことが望ましい。インダクタ導体と交差する導線(引出線および接続線)の本数を減らすことができるため、インダクタ導体によって発生する有効磁束の流れを遮る程度をさらに低減することができる。各導体や引出線を露光装置等を用いて製造する場合に、マスクの形状を簡略化することができるため、製造コストおよび製造に要する手間を軽減することができる。production.【0007】また、本発明のインダクタ素子は、互いに絶縁された状態で基板上に重ねて形成され、それぞれの一方端同士が接続された2つの導体を有しており、基板から離間した一方の導体をインダクタ導体として用いるとともに、他方の導体の端部であってインダクタ導体に接続されていない側を所定のインピーダンス素子で終端している。インダクタ導体によって発生する有効磁束によって他方の導体にも電流が流れるが、この他方の導体の自由端側の端部をインピーダンス素子で終端することにより、この部分での不要反射を防止して特性改善を行うことが可能になる。インピーダンス素子を抵抗、キャパシタ、インダクタのいずれを用いて、あるいはこれらをどのように組み合わせて形成するかによって、他方の導体の周波数特性等を調整することができるため、インピーダンス素子の素子定数を適切な値に調整することによる特性改善も可能になる。possible.【0008】また、上述したインピーダンス素子を構成する抵抗、キャパシタ、インダクタの少なくとも一つの素子定数を変更可能にして、この素子定数を可変することにより終端条件を調整することが望ましい。外部から何らかの手段によって、例えば印加する制御電圧の値を変更することによって、インピーダンス素子全体の素子定数、すなわち終端条件の変更によるインダクタ素子の特性の調整が可能になる。conditions.【0009】特に、上述した基板が半導体基板である場合に、素子定数が変更可能なキャパシタを可変容量ダイオードによって形成することが望ましい。半導体基板を利用して形成した可変容量ダイオードを用いることにより、部品の小型化が可能であるとともに、後から外付け部品を付けて配線等を行う場合に比べて製造工程の簡略化による製造コストの低減が可能になる。同様に、上述した基板が半導体基板である場合に、チャネルを抵抗体として用いたFETによって形成することが望ましい。resistor.半導体基板を利用して形成したFETによる可変抵抗を用いることにより、部品の小型化が可能であるとともに、後から外付け部品を付けて配線等を行う場合に比べて製造工程の簡略化による製造コストの低減が可能になる。possible.【0010】また、インピーダンス素子を構成するインダクタは、基板上に所定形状に形成された導体層によって形成することが望ましい。導体の一方端を終端するために用いられるインダクタには高いQが要求されないため、基板上の導体パターンによって実現することが可能であり、しかもこの導体パターンを各種の配線等を行う金属層を利用して同じ工程で形成することが可能になるため、部品の小型化、工程の簡略化およびこれに伴うコストダウンが可能になる。process.【0011】また、上述した2つの導体は、ほぼ同一形状あるいは長尺形状に形成することが望ましい。同一形状とすることにより、上層の導体が基板表面と直接対向することがないため、直接対向させたときに基板上に生じる渦電流を低減することができる。2つの導体の形状を長尺形状とすることにより、上層の導体に所定のインダクタンスを持たせることができる。導体を1周以上の渦巻き形状あるいは蛇行形状に形成した場合には、大きなインダクタンスを持たせることができるため、比較的低い周波数の回路に組み込む場合に適している。導体を1周未満の周回形状あるいはほぼ直線形状に形成した場合には、渦巻き形状等に形成した場合に比べてインダクタンスを小さくすることができるため、比較的高い周波数の回路に組み込む場合に適している。suitable.【0012】また、2つの導体を渦巻き形状とした場合には、一方の導体の内周端と他方の導体の外周端とを接続することが望ましい。このような接続を行うことにより、基板上にインダクタ導体を形成した状態でさらに大きなインダクタンスを確保できることが実験により確かめられており、基板上で有効に機能するインダクタ素子を実現することができる。周回数が1周以上の渦巻き形状の場合には、この渦巻き形状のインダクタ導体の内周側端部から引出線を延ばす必要があるが、基板に近い導体と基板との間を通してこの引出線を引き出すことにより、インダクタ導体によって発生する有効磁束の流れを遮ることを最小限に抑えることができる。conductor.【0013】また、上述したインダクタ素子は、インダクタンス成分とともにキャパシタンス成分を有する複合素子としての使用に適している。このインダクタ素子は、互いに重なり合った2つの導体を有しており、その特性にはキャパシタンス成分も含まれるため、インダクタやキャパシタと組み合わせて回路の一部とするような用途に用いることができる。適用した一実施形態のインダクタ素子について、図面を参照しながら具体的に説明する。drawings.【0015】〔第1の実施形態〕図1は、第1の実施形態のインダクタ素子の平面構造を示す図である。Also,図2は図1に示したインダクタ素子に含まれる上層の導体を示す図である。図3は図1に示したインダクタ素子に含まれる下層の導体の形状を示す図である。FIG.【0016】本実施形態のインダクタ素子100は、半導体基板110の表面に形成された渦巻き形状の2本の導体120、122を有している。120、122は、ほぼ同一形状を有しており、半導体基板110の表面側から見たときに、上層となる一方の導体120と下層となる他方の導体122とがほぼ重なるように配置されている。各導体120、122は、例えば金属薄膜(金属層)、あるいはポリシリコン等の半導体材料によって形成されている。120,122の接続状態を示す図である。図4に示すように、上層の導体120の外周端(外縁端)と内周端(中心端)のそれぞれには、引出線130、132が接続されており、上層の導体120の内周端と下層の導体122の外周端とが接続線134によって接続されている。ends,132を介して、半導体基板110上に形成された回路(図示せず)に接続される。shown).【0019】図5は、図1のV−V線拡大断面図である。162を用いて他方の導体122が形成されている。used.【0020】また、最上層の導体120の内周端から引き出される引出線132は、半導体基板110に最も近い最下層の金属層164を用いて形成されている。132の一方端とがスルーホール150を介して接続されており、最下層の金属層164によって形成された引出線132が渦巻き形状のインダクタ導体の各周回部分と直交するように外周側に向けて引き出される。144が形成されており、相互の絶縁が行われる。performed.【0021】本実施形態のインダクタ素子100は上述した構造を有しており、上層の導体120の両端のそれぞれに接続された引出線130、132の間に所定のインダクタンスが現れるため、この上層の導体120をインダクタ導体として用いることができる。120をインダクタ導体として有効に機能させることができる。120の内周端から引き出される引出線132は、最下層の金属層164を用いて形成されており、インダクタ導体からは他方の導体122を挟んだ最も離間した位置に配置されている。したがって、インダクタ導体によって発生する有効磁束の流れを遮ることを最小限に抑えることができ、良好な特性を得ることができる。110上に他の部品とともに一体形成して集積化することが可能になる。substrate,それぞれの一方端同士を接続して形成されるインダクタ素子の有効性について、各種の実験を行っており、その実験結果に基づく出願(特願平10−93869号)を既に行っている。本実施形態のインダクタ素子100はその改良であり、2つの導体120、122が2層構造を有していることを利用して、引出線132の引き出し位置を工夫することにより、特性の改善を図ったものである。半導体基板やその他の基板上に単に渦巻き形状のインダクタ導体を形成した場合を考えると、このインダクタ導体が形成されている金属層よりも上層あるいは下層の金属層を用いて引出線を形成しても、インダクタ層と引出線とが隣接して配置されることに変わりはなく、インダクタ導体によって発生する有効磁束を遮ることになる。embodiment00では、インダクタ導体としての一方の導体120と引出線132との間に他方の導体122が配置されているため、インダクタ導体120と交差するように引出線132を引き出した場合の有効磁束の乱れを低減することができる。10-93869号)で示した実験結果を引用して、本実施形態のインダクタ素子の有効性を説明する。embodiment.【0025】図6は、インダクタ素子100に含まれる導体120と同じ形状の1層の電極を有するインダクタ素子の順方向利得を測定した結果を示す図である。100と同じ形状の1層の電極を有するインダクタ素子の順方向利得であって、このインダクタ素子に導体基板を密着させた場合の特性が示されている。measurements,厚さ0.13mm、比誘電率3.17の絶縁部材の表面に、パターン幅が1mm、周回するパターンの隣接間隔が0.2mm、周回数が5ターンの電極が形成されたものが用いられている。図6に示した特性は、このインダクタ素子を他の導電性部材から充分離間した状態で測定したものである。図7に示した特性は、このインダクタ素子の反電極側の絶縁部材表面に銅板を密着させた状態で測定したものである。7(後述する図8および図9も同様)の縦軸は対数表示した減衰量を、横軸は対数表示した入力信号の周波数をそれぞれ示している。signal.【0027】渦巻き形状を有する1層の電極からなるインダクタ素子は、他の導電性部材から充分離間した状態では、図6に示すように、入力信号の周波数が高くなればなるほどその順方向利得が小さくなる。これは、所定のインダクタンスLを有するインダクタ素子のインピーダンスはjωLであって、入力信号の周波数に比例して大きくなるためである。signal.【0028】これに対し、このインダクタ素子を銅板に密着させた状態では、図7に示すように、入力信号が変化しても高い順方向利得が維持される。これは、このインダクタ素子が有するインダクタンスが銅板を接近させることにより小さくなったために、本来のインダクタとして機能しなくなったことを示している。インダクタンスが小さくなった原因としては、電極に信号が入力されたときに発生する磁束によって銅板表面に渦電流が生じてこの磁束を打ち消すことが考えられる。electrode.【0029】なお、上述した測定では、基板として銅板を用いたが、銅板の代わりに半導体基板を用いた場合であっても、基本的には同様の現象が起こる。occurs.【0030】図8は、インダクタ素子100に含まれる2本の導体120、122と同じ形状および配置の2層の電極を有するインダクタ素子の順方向利得を測定した結果を示す図である。100に含まれる2本の導体120、122と同じ形状および配置の2本の電極を有するインダクタ素子の順方向利得であって、このインダクタ素子に導体基板を密着させた場合の特性が示されている。measurements,図6および図7に測定結果を示したインダクタ素子に対して、図1に示した導体122に対応する電極を追加した構造を有している。このインダクタ素子に銅板を密着させる場合には、充分に薄い絶縁部材を介して下層の電極と銅板とが配置されている。arranged.【0032】渦巻き形状を有する2層の電極を対向配置したインダクタ素子は、他の導電性部材から充分離間した状態では、図8に示す順方向利得特性からわかるように、84MHz近傍に共振点が現れる。これは、一方の電極がインダクタ導体として機能するとともに、2本の電極間にキャパシタンスが生じるため、このインダクタ素子全体としてはインダクタンス成分とキャパシタンス成分を有する複合素子として機能するためである。(135MHz)がずれるが、同じような共振点が現れる。これは、上述した電極の2重構造を有するインダクタ素子を用いることにより、銅板を密着させてもそのインダクタンス成分が消失することがなく、インダクタ導体としての機能を維持していることを示している。.【0034】なお、2重構造の電極を有するインダクタ素子は、2本の電極間のキャパシタンスが必ず付随するため、用途としてはその共振特性を利用した回路の一部品として使用することが好ましい。circuit,同調回路等のインダクタ素子100として用いることが好ましい。circuit.【0035】次に、上述した本実施形態のインダクタ素子100を実際の回路の一部品として用いた場合の具体例を説明する。embodiment00を用いて構成される発振回路の例であり、クラップ発振回路の構成が示されている。このクラップ発振回路では、2つのキャパシタ20、22のキャパシタンスがトランジスタ24の端子間容量の数十倍になるように設定されており、キャパシタ28を介してインダクタ素子30が接続されている。28.【0037】図11は、図10に示したクラップ発振回路のインダクタ素子30として、図6に順方向利得の測定結果を示した1層の電極を有するインダクタ素子を用いた場合の発振回路の出力特性を示す図である。11に示すように、119MHzの発振周波数が観察された。observed.【0038】また、図12は、図10に示したクラップ発振回路のインダクタ素子30として、図9に順方向利得の測定結果を示した2層の電極を銅板に密着させたインダクタ素子を用いた場合の発振回路の出力特性を示す図である。図12に示すように、127MHzの発振周波数が観察された。observed.【0039】このように、電極を2層構造としたインダクタ素子は、その一方(インダクタ導体として使用する電極と反対側)に銅板を密着させても、そのインダクタンス成分が消失せずにインダクタ導体として機能していることがわかる。120の他に下層の導体122を備えることによって、半導体基板110表面に密着するように形成した場合であっても、所定のインダクタンスを有するインダクタ素子として有効に機能することができる。embodiment,図4に示した第1の実施形態のインダクタ素子100の接続状態に対して所定のインピーダンス素子200を追加した点が異なっている。122に着目すると、一方の端部(図1に示した例では外周端)のみが接続線134に接続されており、内周側が自由端(オープンの状態)になっている。本実施形態では、導体122の内周端をインピーダンス素子200を介して終端することにより、インダクタ素子100A全体の特性を改善あるいは調整することができる。100A.【0042】例えば、インダクタ素子100Aの一方の導体120に電流が流れたときに、他方の導体122に誘導電流あるいは接続線134を介して直接流れ込む電流が生じるが、他方の導体122の内周端をインピーダンス素子200を介して終端することにより、この内周端における不要反射を防止することができる。インピーダンス素子200の素子定数を調整あるいは変更することにより、インダクタ素子100Aを含む回路の周波数特性の改善や変更が容易となる。周波数を低くしたい場合にはインピーダンス素子200としてインダクタを使用すればよく、反対に周波数を高くしたい場合にはインピーダンス素子200としてキャパシタを用いればよい。200,これらのインダクタやキャパシタあるいは抵抗を任意に組み合わせて形成するようにしてもよい。aboveは、最も簡単にはインダクタ、キャパシタあるいは抵抗のチップ部品を用いることができる。200も半導体製造技術を用いて半導体基板110上に形成することが望ましい。高抵抗体を用いて抵抗を形成したり、所定の面積を有する2層の金属層を対向させてキャパシタを形成したり、所定形状の導体によってインダクタを形成する場合が考えられる。インピーダンス素子200は単に終端用の素子として用いられるため、これをインダクタによって実現する場合であってもそれ程高いQは必要ない。このため、所定形状(例えば渦巻き形状)の導体を半導体基板110上に形成して構成されるインダクタをインピーダンス素子200として使用することも可能になる。on.【0044】また、素子定数が外部からの制御手段によって変更可能なインピーダンス素子200を用いるようにしてもよい。図14は、導体122の内周端に可変容量ダイオード210を接続する場合の構成を示す図である。可変容量ダイオード210は、逆バイアスの状態で使用することにより所定のキャパシタンスを有するキャパシタとして動作し、逆バイアス電圧の大きさを可変することによってキャパシタンスが変更される。この可変容量ダイオード210は、直流成分除去用のキャパシタ212を介して導体122の内周端に接続されている。removal.【0045】図15は、図14に示した可変容量ダイオード210を半導体基板110上に形成した場合の断面構造を示す図である。pn接合層を形成している。222の表面には可変の逆バイアス電圧を制御電圧Vcとして印加するための電極232が形成されている。232に正の制御電圧Vcを印加することにより、この制御電圧Vcの大きさに応じてキャパシタンスが変化する可変容量ダイオード210を形成することができる。FET240による可変抵抗を接続する場合の構成を示す図である。図16に示すように、可変抵抗はFET240のチャネルを抵抗体として用いることにより容易に実現することができる。ゲート電極に印加する制御電圧Vcを変更することにより、ソースとドレイン間に形成されるチャネルの抵抗を変更することができる。FET240は、半導体基板110の表面付近にソース領域やドレイン領域を形成するとともに、これらの各領域やその間のチャネルが形成される領域の近傍に所定形状の電極を形成することにより、半導体基板110上に容易に形成することができる。on.【0047】このように、外部から印加される制御電圧Vcに応じて素子定数が変更可能なインピーダンス素子を用いて導体122の一方の端部を終端することにより、終端条件を変更することができるため、インダクタ素子100Aに入出力される信号の周波数等が変更になった場合であっても、この変更に合わせて終端条件を調整することができ、特性の改善が可能になる。characteristics.【0048】なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。122の外周端とを互いに接続線134を介して接続するようにしたが、反対に上層の導体120の外周端と下層の導体122の内周端とを互いに接続するようにしてもよい。120,122の各外周端同士、あるいは各内周端同士を接続するようにしてもよい。one22を渦巻き形状に形成したため、大きなインダクタンスを有するインダクタ素子100、100Aを実現することができるが、2本の導体120、122を蛇行形状に形成するようにしてもよい(図17)。100Aを用いる場合には小さなインダクタンスで充分であるため、導体120、122のターン数を減らして1ターン未満に形成したり(図18)、ほぼ直線形状に形成するようにしてもよい(図19)。).【0050】また、上述した実施形態では、2つの導体120、122の形状をほぼ同じに設定したが、異なる形状に設定するようにしてもよい。下層の導体122のターン数を上層の導体120のターン数よりも多く設定するようにしてもよい。110と対向しなくなるため、上層の導体120による渦電流の発生を有効に防止することができる。120.【0051】また、上述した実施形態では、半導体基板110上に2本の導体120、122を形成することによりインダクタ素子100、100Aを形成したが、金属等の導体基板上に2本の導体120、122を形成したインダクタ素子を実現することもできる。図9に示した実験結果から、この場合であってもインダクタ素子として有効に機能することが確かめられている。導体基板上に密着させてインダクタ素子100、100Aを形成することができれば、金属製のシールドケース等の表面にインダクタ素子100、100Aを配置することも可能になり、インダクタ素子の設置スペースの確保が容易となる。120,22の一方端同士の接続を行うようにしてもよい。この場合には、接続線134が不要になるため、構造の簡略化が可能になるとともに、接続線134によって不要な磁束を発生したり、インダクタ導体によって発生する有効磁束を乱すことがなくなるため特性の改善が可能になる。[0053]【発明の効果】上述したように、本発明によれば、一方端同士が接続された2つの導体の中の基板から離間した側をインダクタ導体として用いるとともに、このインダクタ導体の引出線を基板に接近した他の導体と基板との間を通しており、インダクタ導体によって発生する有効磁束の流れを遮ることを最小限に抑えることができ、良好な特性を得ることができる。properties.【0054】また、本発明によれば、インダクタ導体によって発生する有効磁束によって他方の導体にも電流が流れるが、この他方の導体の自由端側の端部をインピーダンス素子で終端することにより、この部分での不要反射を防止して特性改善を行うことが可能になる。DRAWINGS【図1】第1の実施形態のインダクタ素子の平面構造を示す図である。embodiment.【図2】図1に示したインダクタ素子に含まれる上層の導体を示す図である。FIG.【図3】図1に示したインダクタ素子に含まれる下層の導体の形状を示す図である。FIG.【図4】インダクタ導体に含まれる2本の導体の接続状態を示す図である。conductor.【図5】図1のV−V線拡大断面図である。FIG.【図6】実験結果を示す図である。result.【図7】実験結果を示す図である。result.【図8】実験結果を示す図である。result.【図9】実験結果を示す図である。results.【図10】インダクタ素子を含む発振回路の回路図である。element.【図11】図10に示す発振回路の出力特性を示す図である。10.【図12】図10に示す発振回路の出力特性を示す図である。FIG.【図13】第2実施形態のインダクタ素子の構造を示す図である。embodiment.【図14】下層の導体の内周端に可変容量ダイオードを接続する場合の構成を示す図である。conductor.【図15】図14に示した可変容量ダイオードを半導体基板上に形成した場合の断面構造を示す図である。substrate.【図16】下層の導体の内周端に可変抵抗を接続する場合の構成を示す図である。conductor.【図17】インダクタ素子に含まれる導体の変形例を示す図である。element.【図18】インダクタ素子に含まれる導体の変形例を示す図である。element.【図19】インダクタ素子に含まれる導体の変形例を示す図である。element.【図20】2つの導体の端部同士を接続する接続線を省略したインダクタ素子の変形例を示す図である。互いに絶縁された状態で基板上に重ねて形成され、それぞれの一方端同士が接続された2つの導体を有し、前記基板から離間した一方の前記導体をインダクタ導体として用い、このインダクタ導体の引出線を前記基板に接近した他方の前記導体と前記基板との間を通した位置に配置することを特徴とするインダクタ素子。前記基板上に3層以上の金属層が形成されており、互いに1層以上隔たった異なる層の前記金属層を用いて、前記2つの導体および前記引出線のそれぞれを形成することを特徴とするインダクタ素子。前記引出線の一部を利用して、前記2つの導体の一方端同士の接続を行うことを特徴とするインダクタ素子。互いに絶縁された状態で基板上に重ねて形成され、それぞれの一方端同士が接続された2つの導体を有し、前記基板から離間した一方の前記導体をインダクタ導体として用いるとともに、他方の前記導体の端部であって前記インダクタ導体に接続されていない側を所定のインピーダンス素子で終端することを特徴とするインダクタ素子。前記インピーダンス素子は、抵抗、キャパシタ、インダクタの少なくとも一つの素子定数が変更可能であり、前記素子定数を可変することにより終端条件を変更することを特徴とするインダクタ素子。前記キャパシタを、前記半導体基板の内外に形成された半導体層を用いた可変容量ダイオードによって形成することを特徴とするインダクタ素子。前記抵抗を、前記半導体基板の内外に形成された半導体層を用いたFETのチャネルによって形成することを特徴とするインダクタ素子。前記2つの導体は、ほぼ同一形状を有していることを特徴とするインダクタ素子。前記2つの導体は、長尺形状を有しており、それぞれの長手方向の一方端同士を接続することを特徴とするインダクタ素子。前記2つの導体は、周回数が1周未満の周回形状を有しており、それぞれの一方端同士を接続することを特徴とするインダクタ素子。前記2つの導体は、周回数が1周以上の渦巻き形状を有しており、それぞれの一方端同士を接続することを特徴とするインダクタ素子。other,前記インダクタ導体の内周側端部から引き出される前記引出線を前記他方の導体と前記基板の間を通すことを特徴とするインダクタ素子。前記2つの導体は、ほぼ直線形状に形成されており、それぞれの一方端同士を接続することを特徴とするインダクタ素子。前記2つの導体は、蛇行形状に形成されており、それぞれの一方端同士を接続することを特徴とするインダクタ素子。一方の前記導体の内周側端部と他方の前記導体の外周側端部とを接続することを特徴とするインダクタ素子。前記インダクタ素子のインダクタンス成分と、前記2つの導体間のキャパシタンス成分とを有することを特徴とするインダクタ素子。