)が先頭に付加され、その前後にはガードタイムt0,t2を設定し、全体として100オクテットのスロット長に設定されている。flag,これを受信する車載機OBE側でフレームの先頭を検出して同期をとるために付加されるもので、例えば、4オクテットつまり32ビットのビットパターンを次のように設定する。第1の比較器50および第2の比較器51にはこのUW1のビットパターンの上位16ビットおよび下位16ビットが設定されているのである。)とから構成されている。100オクテットのスロット長に設定されている。(MAC)から構成される。Unit)からなり、このLPDUおよびMAC制御フィールド,CRCにはデータスクランブルが適用される。これらの信号には、2オクテットのプリアンブル信号PRと、2オクテットの同期信号UW2と、2オクテットの誤り検査信号CRCが付加され、物理媒体層で伝送される。layer.【0059】ここで、ユニークワードUW2は、これを受信する車載機OBE側でスロットの先頭を検出して同期をとるために付加されるもので、例えば、2オクテットつまり16ビットのビットパターンを次のように設定する。このUW2は、図4にも示しているように、前述したUW1の下位16ビットのビットパターンと同じビットパターンに設定されている。第2の比較器51にはこのUW2のビットパターンが設定されているのである。Information)のみで構成され、この信号に2オクテットのプリアンブル信号PRと、2オクテットの同期信号UW2と、2オクテットの誤り検査信号CRCが付加され物理媒体層で伝送されるようになっている。that,ここで用いる同期信号UW2は上述のMDCで用いるものと同じ同期信号UW2である。リンク要求スロットは、リンク要求信号ACTCのみからなるリンク要求スロット(ACTS)と、識別符号チャネル(WCNC)の多重領域を有するリンク要求スロット(WCN−ACTS)とからなる。リンク要求スロットの1スロットは、複数個のACTCからなる。これらのリンク要求スロットにも上述と同じように2オクテットのプリアンブル信号PRと、2オクテットの同期信号UW2と、2オクテットの誤り検査信号CRCが付加される。added.【0062】さて、本実施例においては、RSEとしてのアンテナユニット16〜18は、図5(c)の構成に対応したものを一例として示しているもので、通信プロトコルとしては上述したように図5(a)に示す構成の場合でも対応できるものとして構成されている。18,それぞれ通信エリア19〜21に対して通信信号を送信している。この場合、各通信信号を構成するフレームの先頭でFCMSを送信する。このFCMSには前述したように、長いデータ長の同期信号である32ビットの同期信号UW1を付加している。16ビットの同期信号UW2が付加されている。15の下を通過するときにアンテナユニット16の通信エリア19に差し掛かると、アンテナユニット16から送信される通信信号を受信するようになる。44を介して混合器46に入力されると、発振器43の発振出力と合成されて受信回路45に入力されるようになる。45.【0065】受信回路45においては、受信した通信信号をアナログ復調して制御回路41に出力するようになる。制御回路41においては、図示しないデジタル復調部において受信データに復調し、その受信データを順次シフトレジスタ49に出力するようになる。secondの比較器51はそれぞれビットパターンが一致することにより検出信号を出力するようになる。AND回路53の出力はロウレベルのままで、AND回路52からハイレベルの検出信号が出力されるようになる。55は同期信号UW1が検出されたことを判定して、以後の受信データをCPU56側に受け入れるようにデータレジスタ57に判定信号を出力するようになる。この情報はCPU56にも出力され、CPU56は、これに基づいてデータレジスタ57を介して入力される受信データの処理を行なう。このとき得られたFCMSにより指定されたスロットのタイミングに対応して応答信号を送信すべく変調回路42を介して変調した通信信号をアンテナ27から送信するようになる。27.【0068】また、このフレームにおいて後続の受信データがある場合には、上述と同様にして受信データの先頭に付加された同期信号UW2を検出することによりそのタイミングで得られる受信データをCPU56に取り入れるようになる。この場合、UW2のビットパターンがシフトレジスタ49に入力されると、下位側の16ビットにUW2の受信データが入力された時点で第2の比較器51からハイレベルの検出信号が出力されるようになる。この時点では、シフトレジスタ49の上位16ビット部分にはプリアンブルのデータが入力されているので、第1の比較器50はロウレベルの出力状態となっている。state.【0069】これにより、AND回路52はロウレベルの状態であり、AND回路53はハイレベルの検出信号を出力するようになる。シフトレジスタ49に同期信号UW2のデータが入力された時点ですぐにこれを検出することができるのである。55はこの同期信号UW2の検出タイミングでデータレジスタ57の受信データをCPU57側に受け入れるように判定信号を出力する。CPU57は、この判定信号を受けることにより、後続の受信データの処理を行なうようになる。data.【0070】このようにして、一連の通信処理が終了すると、例えば、車載機26のデータメモリ48に通行料金などの課金処理データが記憶されるようになる。交通情報などがデータとして得られた場合には、運転者にその情報を報知すべく図示しない表示装置などに表示されるようになる。protocol,通信開始時のFCMSに設定する32ビットの同期信号UW1およびこれに続くMDSに設定する16ビットの同期信号UW2に対して、同期信号UW2のビットパターンを同期信号UW1の中の16ビットのビットパターンと同じになるように設定するので、同期信号UW1およびUW2を識別して検出するための構成を簡単化することができ、集積回路を構成する場合の省スペース化を図ることができるようになる。16〜18との間の限られた時間内で確実に必要な通信処理を実施できるようになる。the.【0073】図12および図13は本発明の第2の実施例を示すもので、第1の実施例と異なるところは、同期信号UW2のビットパターンの設定を同期信号UW1のビットパターンのうちの下位側16ビットから上位側に2ビット分シフトさせた部分のビットパターンとしたところである。UW2は、同期信号UW1のビットパターンのうちの先頭から15ビット目を先頭ビットとし、以降の30ビット目までのビットパターンを採用している。この同期信号UW2に続いて付加するコードを2ビットの識別コードとして設けている。"01",「10」,「11」の3つのパターンを設け、同期信号UW1の下位2ビットの「00」と区別できるようにしている。MDC,「10」を付加するときにはACK、「11」を付加するときにはACTのスロットであることを決めておく。"10".【0076】図12は、同期信号UW1,UW2と共にこれら3つの識別コードを判定するための回路構成を示している。第1の比較器58は14ビットのデータを比較するもので、シフトレジスタ49の上位14ビットのデータが入力されるようになっている。59は16ビットのデータを比較するもので、シフトレジスタ49の上位15ビット目から30ビット目までの間のデータが入力されるようになっている。input.【0077】デコーダ60はシフトレジスタ49の下位2ビットのデータを入力して4つの出力端子の対応するものにハイレベルの検出信号を出力する。第2の比較器59は、同期信号UW2のビットパターンを検出するように設定されており、第1の比較器58は同期信号UW1の上位14ビットのビットパターンを検出するように設定されている。ing.【0078】第1の比較器58の出力端子はAND回路61の入力端子に接続され、第2の比較器59の出力端子はAND回路61〜64の各入力端子に共通に接続されている。"10」および「11」の各出力端子はそれぞれAND回路62,63,64の各入力端子に接続されている。58,第2の比較器59からハイレベルの検出信号が出力され、デコーダ60からは「00」の出力端子にハイレベルの検出信号が出力される。level,もって同期信号UW1が検出される。with.【0080】また、受信データに同期信号UW2が付加されている場合には、後続の2ビットの識別コードが「01」か「10」かあるいは「11」かによってデコーダ60の出力が異なる。58はロウレベルの出力となり、第2の比較器はハイレベルの出力となるので、識別コードの値に応じてAND回路62〜64のいずれかからハイレベルの検出信号が出力されるようになる。これにより、同期信号UW2とともにこれに付加されている識別コードが判定された状態で受信開始判定回路55に判定されるようになる。determined.【0081】このような第2の実施例によれば、同期信号UW2に識別コードを付加してスロットの区別をするようにしたので、同じ同期信号UW2を付加されるスロットでも、識別コードの判定によってスロットをあらかじめ判定することができるので、受信データの処理を迅速に行なうことができるようになると共に、ノイズなどによる誤判定を極力防止することができるようになる。noise.【0082】図14は本発明の第3の実施例を示すもので、第2の実施例と異なるところは、同期信号UW2のビットパターンを、同期信号UW1の上位16ビットのビットパターンと同じに設定したところである。49ビットのデータを比較するように設けられ、第2の比較器59はシフトレジスタ49の上位16ビットのデータを比較するように設けられ、デコーダ60はシフトレジスタ49の上位17ビット目および18ビット目のデータを入力するように設けられる。14ビットのビットパターンを検出するように設定されている。このような第3の実施例によっても第2の実施例と同様の作用効果を得ることができる。UW1,UW2およびUW3を用いる場合に適用したところである。(<N1)ビットのデータ長で且つ同期信号UW1のビットパターンの中央部近傍に位置するものと同じビットパターンに設定されている。N3ビットのビットパターンと同じビットパターンに設定されている。pattern.【0085】受信データが順次入力されるシフトレジスタ65は、N1ビット以上のものが設けられており、そのうちの所定の位置のN1ビット分のデータが、上位側から第1の比較器66,第2の比較器67,第3の比較器68および第4の比較器69に振り分けられて入力されるようになっている。69.【0086】このうち、第2の比較器67はN3ビットのデータを入力して同期信号UW3のビットパターンを検出するように設けられている。UW2の下位(N2−N3)ビット分のビットパターンを検出するように設けられている。(N1−N2)ビット分)をそれぞれ検出するように設けられている。respectively.【0087】AND回路70,71および72はそれぞれ、同期信号UW1,UW2およびUW3の検出信号を出力するように設けられたもので、AND回路70の入力端子は4つの比較器66〜69の出力端子に接続され、AND回路71の入力端子は比較器67,68の出力端子に接続されると共にインバータ回路73,74をそれぞれ介して比較器66,69の出力端子に接続されている。7577をそれぞれ介して比較器66,68,69の出力端子に接続されている。66,68,69.【0088】上記構成によれば、受信データに同期信号UW1〜UW3が含まれるときに、それぞれに対応してAND回路70〜72から検出信号を得ることができる。このように異なるデータ長の同期信号の種類が増加する場合でも比較器の設定ビット数を最大のデータ長の同期信号UW1のビット数分だけ設けることで構成することができるようになる。increases.【0089】本発明は、上記実施例にのみ限定されるものではなく、次のように変形また拡張できる。高速道路以外に、一般道路やあるいは駐車場等にも適用できるし、異なるデータ長の同期信号を用いる他の通信システムとして、例えば、商用車管理CVOあるいは双方向ナビゲーションなどの各種ITSにも適用できる。他の無線通信システムにおいても適用できるし、無線通信に限らず有線通信においても適用が可能である。半二重通信方式でも適用することができる。duplex.【0090】同期信号の個数は4個以上設けることもできる。データ長も任意のビット数に設定することができる。シフトレジスタのビット数は最長の同期信号のビット数以上のものであれば適用できる。受信開始判定回路は必要に応じて適宜設けることができる。データレジスタのシフトレジスタからのデータ取出ビット位置は必要に応じて適宜設定することができる。60はデコーダ、61〜64はAND回路、65はシフトレジスタ、66〜69比較器、70〜72はAND回路である。signalむように設定されていることを特徴とするデータ通信方法。signalることを特徴とする請求項1記載のデータ通信方法。signalとを特徴とする請求項2記載のデータ通信方法。communication徴とする車載用通信装置。signals成とされていることを特徴とする路上用通信装置。moreの同期信号を検出する第2の検出回路とを備えていることを特徴とする車載用通信装置。