標準サポートSystemVerilogはVerilogの拡張セットで、高い抽象度のモデリングと大規模デジタル・システムの効率的な検証を可能にします。1800TM-2012として規格化されています。SystemVerilogとVerilogを1つの規格に統合する計画が近く策定されます。1800TM-2012)をハードウェア記述の拡張、アサーションおよび先進的検証という3つの分野でサポートします。規格のデザイン用部分は主に合成可能な構造体とビヘイビア・モデル用構造体から構成されています。