材料のインピーダンス特性又は絶縁材料のインピーダンス特性及びダイオード接合のインピーダンス特性のいずれかにより実質的に与えられている、読出し専用メモリに関する。【0002】本発明は、本発明による一つ以上の読出し専用メモリを具えた読出し専用メモリ装置、及び本発明による二つ以上の読出し専用メモリを具えた読出し専用メモリ装置にも関する。【0003】平面上のデーター記憶位置又はビット点のマトリックスアドレスは、極めて多数のアドレス可能なメモリ位置を、穏当な数の電気アドレスラインで達成する簡単で有効な方法である。々n本の線を有する四角なx、yマトリックスでは、メモリ位置の数はn2になる。現在この基本的原理は、どの形態の場合でも、固体半導体メモリ機構の多数の異なった態様で実施されている。子中の共通部分を経て外へ通ずる簡単な電気回路を有する。データー記憶密度の減少をもたらしている。減少したアクセス及びスイッチング時間の外、電力消費の増大及び高度の複雑性を代償として払っている。【0004】従来技術では、受動マトリックスで電気的アドレスをする半導体系読出し専用メモリの多くの例を与えている。縁性ビットライン表面領域が半導体基板に、直接反対の伝導型のバルク領域内に形成されている。バルク領域として同じ伝導型のチャンネルストップ領域が、ビットライン領域の間の間隔内に形成されている。縁層によりそれらとは別に形成されている。メモリセルは単一ショットキーダイオードからなる。この種のダイオードは、ビットラインの僅かにドープした部分とワードラインを接触させるために、製造中に絶縁層に開口が形成されるか否かに従い、ワードラインとビットラインとの各共通部分に形成されているか、又はそこには形成されない。低コストを有すると述べられている。細書〔ボーゲ(Bauge)及びモリエール(Mollier)〕により、チップ上にマトリックスの形に集積されたショットキーダイオード及びトランジスタのような半導体素子を有する装置が知られている。能を与えるように注文設計することができる。消費に関して一層よい性質を有すると言われている読出し専用メモリとして用いることができる。異なった設計の平行金属電極を有する第一電極構造体が、例えば、p型の半導体基板上に与えられている。点を与えるようにしてあり、それら金属線が電極マトリックス中の第一金属レベルを構成する。カソード接点の下には二つのn+領域が配置されている。これらの領域はその下のコレクタ層まで伸びており、ショットキーダイオードが形成されるようになっている。点としてカソード接点との接触を確実に与える。上に薄膜積層体として形成された開放及び閉鎖メモリセルのマトリックスに基づいた薄膜ROM装置が知られている。半導体膜の積層体で、別々の膜が異なった伝導型を有する積層体を用いることにより、異なった伝導特性を持つダイオードとして得ることができる。それにより、ROMマトリックス中の情報容量は増大する。その場合、ダイオード構造体と共に形成された各メモリ素子は、或る製造プロトコルに従い異なった論理レベルを持つように設定することができる。層により覆われている場合、メモリ素子は、決定された第一論理レベル、例えば、論理0を形成するように用いることができる。【0007】上述の従来法の装置は全て閉鎖電極接点中にダイオード接合を与えることにより、それ自体既知のやり方で受動マトリックスでの電気的アドレスを実現しているが、それらは一つには異なった型の半導体を用いているため、比較的大きな複雑性を有する。後に言及した刊行物(米国特許第5,272,370号)に記載されているようなROM装置では、マトリックスに二つより多い論理値を記憶させることは可能であるかもしれないが、これは異なったダイオード型、従って、ダイオード接合を有するビット点に異なったドープをした半導体の幾つかの層を使用することを前提としている。気的アドレスすることを可能にし、半導体及び薄膜技術で適用されているようなそれ自体既知の技術及び方法を用いて、読出し専用メモリを簡単に安く実現しながら、メモリセルに記憶されたデーターを維持するために再書き込みを必要としない読出し専用メモリ、即ちROMを与えることである。性のある技術的解決法を与え、特に結晶質無機半導体を用いた場合よりも遥かに少ないコストを与えると考えられるものを使用することに基づく不揮発性読出し専用メモリを与えることにある。【0010】更に、予め定められたメモリセル又はメモリ位置の多値コード化を可能にする読出し専用メモリを与えることも一つの目的である。【0011】最後に、本発明の目的は、ボリューム型(volumetric)読出し専用メモリ装置を実現するのに用いることができる読出し専用メモリを与えることである。領域の部分の広がりにより決定されるインピーダンス値により与えられることを特徴とする。材料に適合する半導体技術で実現されていることを特徴とする。抗値により与えられ、半導体材料がx電極又はy電極とは接触しておらず、メモリセルの前記絶縁材料が、好ましくは無限の抵抗値を有するのが有利である。料がせいぜいx電極又はy電極と接触し、各場合の選択された決定抵抗値が、ダイオードに形成されたメモリセルの実効順方向バイアス抵抗と無限との間に存在するのが有利である。多値コードの一つのレベルに相当する論理状態を得ている。極構造体の上及び選択されたメモリセル中のアイソレータパッチに隣接して与えられており、半導体材料及びアイソレータパッチは、共通の連続層として相互に同じ高さに平らになっているのが好ましい。一絶縁材料が実質的に全体的な層の形で電極構造体の上に与えられており、前記除かれた部分が、選択されたメモリセルの電極を全て又は部分的に露出し、半導体材料の活性部分に依存した前記メモリセル及び(又は)後者の場合のダイオード接合領域が、多値コードの一つのレベルに相当する論理状態を得ている。絶縁層は、共通の連続した層中で相互に同じ高さになっている。体材料の活性部分に依存する選択されたメモリセル及び(又は)後者の場合のダイオード接合領域は、多値コードの一つのレベルに相当する論理状態を必要としている。半導体パッチは、共通の連続した層中で相互に同じ高さで平らになっている。導体材料の活性部分に依存するメモリセル及び(又は)後者の場合のダイオード接合領域が、多値コードの一つのレベルに相当する論理状態を得ている。互に同じ高さで平らになっている。有機半導体であるのが有利であり、有機半導体は共役重合体であるのが好ましい。【0021】本発明により、半導体材料は異方性伝導体にしてもよい。半導体材料は、一種類以上の半導体からなるのが好ましく、出来れば電気伝導性材料が添加されているか、又はそれと一緒にする。電極構造体は、薄膜として実現されているのが好ましい。次に図面を参照して詳細に述べる。【0024】本発明の一般的背景を次に詳細に論ずる。一般的マトリックスアドレスシステムを第1図に示す。伝導線4がy方向に伸びて横たわっており、直角x、y電極マトリックスとして夫々第一及び第二電極構造体を形成している。部分が与えられるように、互いに充分近接して配置されている。これらの共通部分の交差するx電極とy電極の幅によって与えられる重複領域によって大略規定される各共通部分に近く、それらの間の体積部分は、次の記載でメモリセル5として示すものを構成する。メモリセル5中のx及びy電極2、4の夫々相互に重なった領域は、メモリセルの接触領域として示す。本発明により、データーは各メモリセルにインピーダンス値として記憶され、例えば、各共通部分のx及びy電極間の抵抗値として記憶される。極とy電極との間の電気インピーダンスを測定することにより見出される。【0025】一般に知られている電流アドレス及びマトリックスに基づくメモリシステムとは異なって、本発明は、純粋に受動電気アドレスを使用することができるようにしている。路素子は存在しないからである。受動マトリックス中にメモリセルを有する電子メモリを使用することは、電極マトリックス中の別の電流路又は漏洩電流路で妨害されることはよく知られている。この問題は図2に示してあり、この場合、電極mk、nlの間の共通部分により与えられるメモリセル5klをアドレスすることにより発生する別の電流路が、隣のメモリセルへの細い破線によって示されている。マトリックスの大きさ、即ち、積x・yが増大すると、漏洩電流問題も増大する。分中のメモリ素子が純粋に抵抗性インピーダンスを有するならば、このことは書き込み操作で抵抗差が、図2に示すような別の電流路を通って漏洩する電流によって隠されることを意味する。洩電流問題は小さくなるか、又は完全に除かれる。抗と直列に整流ダイオードを与えることにより達成される。性があり、同時に制御可能なインピーダンスの形で適当なメモリ構造体を使用することを可能にするやり方でこの種のダイオードのネットワークを形成することである。本発明によれば、x及びy電極は半導体材料の層を取り巻き、例えば、薄膜状に取り巻いているのが好ましい。この半導体材料は、チオフェン又はPPV型の共役重合体であるのが有利である。ダイオード接合が得られ、そのダイオードには非常に良好な整流特性が与えられる。簡単な線形化した分析により、電極共通部分の数、即ち、漏洩電流による歪み又はノイズを起こすことなくアドレスできるメモリセルの数は、各共通部分内のダイオード整流比、即ち、与えられたバイアス電圧で順方向に流れる電流と逆方向に流れる電流との関係にほぼ等しいことが示されている。流が流れることである。効果は測定インピーダンスに有害であり、従って最終的に、受動マトリックスで実現される共通部分の数、従って、メモリセルの数に上限が設定されることになる。【0028】最後の種類の漏話は、フイルムコンダクタンスを極めて異方性にする、即ち、希望の電流方向では大きなコンダクタンスにし、その他は低いコンダクタンスにすることにより防止することができる。合、これは、マトリックスの面に垂直方向には大きなコンダクタンスにし、マトリックス平面内では低いコンダクタンスにすることに相当する。68,2:147-149(1996)に記載されており、電極手段及びそれに基づく装置は、本出願人に譲渡されているNO特許出願No.973390に記載されている。絶縁性材料の制御された堆積を行うことにより、データーをコード化することができ、そのようなものを、図3aに関連して一層詳細に論ずる。理0を与えるようにすることにより2進コード化することができる。この場合、意図的に無限抵抗を共通部分内に挿入しておく。大きなデーター記憶容量が一層大きな範囲の抵抗値を用いることにより得られ、その範囲は、例えば抵抗値を、R1、R2、R3、...、RF<R1<R2<R3<∞として、各メモリセル中に記憶される数ビットに相当する。出し専用メモリの態様の例を記述する。別なアドレス幾何学性を用いる。これらの態様は、平行して記述するもの、及び本願と同じ優先権を持つ同じ日に出願された国際出願PCT/NO/9800263とは、半導体材料及び絶縁材料が電極構造体の間に挟まれた形で与えられているのではなく、その代わり、例えば図3a及び図3bから明らかになるようなブリッヂ形に配列した電極構造体の上に与えられている点で異なっている。材料の帯12の上に与えられており、それは実質的にy電極4と同じ形及び広がりをもち、y電極4に直角に与えられたx電極2の上に乗っており、従って、x及びy電極2、4の間に物理的又は電気的接触はない。【0031】電極2、4がブリッヂ形に与えられている、本発明による読出し専用メモリの第一の態様は、図3aに夫々平面図及び断面図として示されている。x及びy電極2、4の間の共通部分中に定められているメモリセル5については、別々の層状アイソレータパッチ7として電極構造体の上に与えられたメモリセルを選択して第一絶縁材料6によりデーターをコード化する。体材料9は電極2、4を有する電極構造体及びアイソレータパッチ7の上に与えられており、アイソレータパッチ7が存在していないメモリセル5中では電極2、4だけに接触している。接触領域11は、メモリセル5中のy電極4の上の側縁上のパッチングにより示されており、この場合にインピーダンス値を与える半導体材料の活性領域は、y電極4から半導体材料9を通りx電極2と接触するように伸びている。体材料9は、図3bに示してあるように、相互に同じ高さになっている。それにより基板1、3の間の距離を小さくすることができ、勿論電気絶縁性である基板3の上に乗っている電極4に対してはなにもない。【0032】図3aに示した態様の読出し専用メモリに記憶すべきデーターの入力で多値コードを用いることも可能であり、これは図7aに関連して下で詳細に述べる。様は、図4aに示されている。ここでは、代わりにメモリセルが電気絶縁材料6の実質的に全体的な層を用いてアイソレータパッチ7によりコード化されており、その材料は電極構造体の上に与えられているが、選択されたメモリセル5の中の部分8は除かれている。体層9が絶縁層6の上に与えられており、絶縁層6が除かれた部分8の所のメモリセル5中の電極2、4とだけ接触している。接触領域11は、図3aの態様の場合に相当するやり方で形成されている。図4aの平面図でも、簡明にするため半導体層9は省略されている。体材料9は、図4aの態様でも除かれた部分8の中だけに与えられており、その表面は、図4bに示したように、絶縁層6の表面と同じ高さになっている。性半導体材料である必要はないが、同様に等方性伝導性を持っていてもよい。層を形成せず、ブラインド電流又はバルク電流はメモリセルの間を流れるからである。4は電気絶縁性基板3に対して乗っている。この場合、y電極の表面も半導体材料及び第一絶縁材料の表面と同じ高さになっている。多値コードを実施することも更に可能であり、これは図7bに関連して下で一層詳細に論ずる。様が図5aに示されている。6を半導体パッチ10及び開口メモリセル5の上に実質的に全体的層として与えている点で二つの前の態様とは異なっている。図5aの平面図では、この層は簡明にするため削除されている。縁から伸び、メモリセルの下のx電極と接触している。図5aの態様では絶縁材料を与えてもよく、図5bに示したようにそれが半導体パッチ10の表面と同じ高さになるようにし、y電極4が基板3に対して乗っているようにする。図5bに示したように、それが半導体パッチ10と同じ高さになるようにする。【0035】図5aの態様でも、図8aに関連して下で一層詳細に論ずるように、多値コード化を用いることができる。様が、図6aに示されている。体材料の除かれた部分に位置するメモリセルで得られている。的に全体的な層として堆積されているが、それは簡明にするため、図6aの平面図からは除かれている。時にy電極4が絶縁性基板3に対して充分乗っている。図6bの態様は幾何学的及び機能的に図3bに示したものと同様であることは容易に分かるであろう。それは、夫々異なっている半導体材料9と絶縁材料6の配列順序に過ぎないからである。【0037】図6aの態様でも、多値コードを用いることは可能であり、このことは図8bに関連して一層詳細に記述する。材料を、例えば共役重合体の形で用いることを前提としている。極及びy電極と夫々接触しており、それらは夫々y電極の側縁に沿って位置し、そこではy電極がx電極と交差している。従って、各メモリセルは、二つの接触領域を有し、活性部分を有し、その活性部分は半導体材料を通り、その各側縁に沿ったy電極の間に、x電極の幅wの少なくとも一部分△wに亙ってx電極まで伸びている。問題のメモリセルのインピーダンス値は、最大値、例えば無限と、ダイオード順方向バイアス電圧による値との間に到達する。【0039】実際には、これはメモリセル中のアイソレータパッチ7を用いて行うことができ、メモリセル中の電極の共通部分の所のx及びy電極2、4の一部分だけが覆われる。導体材料9に対し露出されているが、予め選択されたメモリセルの多値コード化が用いられている。触領域に亙って電極2、4と接触している。触領域11は、幅△wを持って得られ、それはx電極2の幅wの一部分を占めるだけである。分は接触領域11の電極2、4の間に伸びている。この態様は図5aのものに相当する。度x電極の幅wより小さい幅△wを有する接触領域11が得られる。体パッチ10、又は絶縁材料6中の除かれた部分8、17、夫々半導体材料9の幾何学的形態を調節することにより、メモリセルのデーターのコード化を幾つかのレベルで行うことができる。【0042】パッチ7、10及び除かれた部分8、17は、図7a、b及び8a、bに夫々示したものとは異なった形を持っていてもよいことは分かるであろう。パッチ及び除かれた部分を、それらが夫々ストライプ又はスロットの形を持つが、依然として多値論理コードで希望のレベルを与える接触領域11が得られるように設計されるように、パターン化することができる。【0043】半導体材料が電極構造体の上に与えられていることは、多くの重要な利点を与える。技術でよく知られた方法及び装置により堆積することができる。このように、大きな相互配置精度を持ってサンドイッチ状に基板1及び3を一緒に接合する必要はないので、同じ基板について層毎に順次大きな精度で多数の調節を行うことができ、調節の臨界的工程を回避することができる。材料9のないものとして製造することができる。終的処理まで待たせる。図6の態様では、基板は、例えば結晶質珪素で製造することができる。極と直接接続することができる。工程で完成することができる。極構造体との最適接触が得られるようなものでなければならない。半導体材料は共役重合体でもよいので、PPV又はチオフェン型のいずれかが適切である。別法として、無定形珪素又は多結晶質珪素を用いてもよい。メニスカス被覆により適用することができる。図4b及び図5bに夫々示した別の態様で用い、それによりメモリセルが大きな面積密度を有し、例えば2ビットコードで記憶されるデーターの読出しを行うのに必要な識別力を維持し、即ち、夫々メモリセル中の接触領域の完全な遮蔽及びメモリセル中の接触領域の完全な露出により与えられるコードレベルの間の二つのレベルを持って配置させることが容易にできる。3−又は4−ビットコード化を用いて、コードのレベル数を増大することは可能であることが考えられる。後者は、16レベルにより表されており、従って、もしメモリセルの製造が慣用的マイクロホトリトグラフ法により行われるならば、その実現は大きさ及び達成されるピッチの問題になるであろう。【0045】当分野で知られているように、特別な型のダイオードを得るために、或は同じく当分野で知られているように、インピーダンス特性を変えるために、幾つかの半導体、例えば複数の層として与えた半導体材料を形成することは都合がよいであろう。同じ目的のために、半導体材料は、電気伝導性材料と一緒にするか又はそれを添加してもよい。【0046】本発明による一つ以上の読出し専用メモリROMは、例えば、珪素の半導体基板1の上に与えるのが有利である。制御回路を与えることができる。出し専用メモリROMを有する態様が図9に示されている。【0047】平面状の読出し専用メモリを与える代わりに、それらは図10に示すように、複数の層として垂直に重ねてもよい。この場合も、例えば珪素の半導体基板1に駆動及び制御回路13を積層したものを用いる。151、...15nを有する態様を示している。【0048】本発明による読出し専用メモリ及び読出し専用メモリ装置は、パーソナル・コンピューターで一般に用いられているような標準インターフェースと適合するカードフォーマットで実現できるのが有利である。際、読出し専用メモリ装置として実現される読出し専用メモリは、既知の薄膜技術で実施することができ、読出し専用メモリ装置は、珪素基板と積層してハイブリッド装置として出品されるであろう。出し専用メモリは、現在の技術を用いて、電極構造体及びメモリセルの厚さがせいぜい数μmで、現実的に少なくとも2メモリセル/μm2であるものが製造できることが判明している。従って、一つの記憶層で1cm2の面積を持つ読出し専用メモリは、2進コードで25メガビットを記憶する。密度は、勿論それに応じて増大する。メモリセルの大きさを更に減少し、このようにして記憶密度を4倍にすることができることも実現可能であると思われる。従って、各読出し専用メモリで数百メガビットを記憶することが可能になり、勿論データー記憶密度は、ボリューム式に構成した読出し専用メモリ装置の積層した層の数と比例して増大する。置で用いるための標準カードインターフェースを用いて実施することにより、本発明による読出し専用メモリを、さもなければ通常CD−ROMのような媒体に記憶される情報源のためのデーターキャリヤーとして用いることができる。【0050】本発明による読出し専用メモリへの書込み、即ち入力及びデーターのコード化は、製造工程中及びそれと連続して行うことができる。読出し専用メモリは、よく知られた薄膜技術及びホトリトグラフ法を用いて製造されるのが好ましい。パッチ、ホトマスク及びエッチングを用いて形成した除去部分(窓)として与えられる。従って、データーの「書込み」は、メモリセルを正しくコード化するように、決定プロトコルに従って、マスクのパッチ又は窓の配置及び形状を決定しながら、パッチ又は窓のためのホトマスクを「コード化」することにより行われる。楽又は映画のためのプログラム情報を持つ読出し専用メモリの大きな系列を製造するために容易に実施することができる。【図1】支持板又は基板の間に与えられた受動電極マトリックスを有するメモリ装置の一般的態様を模式的に示す図である。電流ループの例の概略図である。【図3a】図3aは、本発明による読出し専用メモリの第一の態様の、夫々平面図及び線A−Aに沿って取った断面図である。【図4a】図4aは、本発明による読出し専用メモリの第二の態様の、夫々平面図及び線A−Aに沿って取った断面図である。【図5a】図5aは、本発明による読出し専用メモリの第三の態様の、夫々平面図及び線A−Aに沿って取った断面図である。【図6a】図6aは、本発明による読出し専用メモリの第四の態様の、夫々平面図及び線A−Aに沿って取った断面図である。【図7a】図7aは、図3aの態様のメモリセルの多値コード化の例を示す図である。【図7b】図7bは、図4aの態様のメモリセルの多値コード化の例を示す図である。【図8a】図8aは、図5aの態様のメモリセルの多値コード化の例を示す図である。【図8b】図8bは、図6aの態様のメモリセルの多値コード化の例を示す図である。材料の活性部分の広がり及びダイオード接合を形成する接触領域の部分の広がりによって決定されたインピーダンスにより与えられていることを特徴とする読出し専用メモリ。料(9)がx電極(2)又はy電極(4)とは接触しいない、請求項1に記載の読出し専用メモリ。メモリセル(5)中の絶縁材料(6)が無限抵抗値を有する、請求項2に記載の読出し専用メモリ。効順方向バイアス抵抗と無限との間に存在する、請求項1に記載の読出し専用メモリ。求項1に記載の読出し専用メモリ。体的層として与えられており、更に選択されたメモリセル(5)のアイソレータパッチ(7)の上に与えられている、請求項5に記載の読出し専用メモリ。半導体材料(9)が電極構造体の上、及び選択されたメモリセル(5)中のアイソレータパッチ(7)に隣接して与えられており、半導体材料(9)とアイソレータパッチ(7)とが共通の連続層として相互に同じ高さになっている、請求項5に記載の読出し専用メモリ。第一絶縁材料(6)が、選択されたメモリセル(5)の中の部分(8)を除いて、電極構造体の上に実質的に全体的な層の形で与えられており、前記除かれた部分が、選択されたメモリセル(5)中の電極(2、4)を全て、又は部分的に露出し、半導体材料(9)の活性部分に依存する前記メモリセル及び(又は)後者の場合のダイオード接合領域が、多値コードの一つのレベルに相当する論理状態を得ている、請求項1に記載の読出し専用メモリ。層(6)の上に全体的な層として与えられており、更に絶縁層(6)の除去された部分中の電極構造体と接触している、請求項8に記載の読出し専用メモリ。接して与えられており、半導体材料(9)と絶縁層(6)とが共通の連続層として相互に同じ高さになっている、請求項8に記載の読出し専用メモリ。半導体材料(9)の活性部分に依存する選択されたメモリセル及び(又は)後者の場合のダイオード接合領域が、多値コードの一つのレベルに相当する論理状態を得ている、請求項1に記載の読出し専用メモリ。第一絶縁材料(6)が、電極構造体の上に全体的な層として与えられ、その上、選択されたメモリセル(5)の中の半導体パッチ(10)の上に与えられている、請求項11に記載の読出し専用メモリ。第一絶縁材料(6)が、電極構造体の上、及び選択されたメモリセル(11)の中の半導体パッチ(10)に隣接して与えられており、第一絶縁材料(6)と半導体パッチ(10)とが共通の連続層として相互に同じ高さになっている、請求項11に記載の読出し専用メモリ。項1に記載の読出し専用メモリ。第一絶縁材料(6)が、電極構造体及び半導体材料(9)の上に全体的な層として与えられており、更に半導体層(9)の除かれた部分(17)中の電極構造体を絶縁している、請求項14に記載の読出し専用メモリ。第一絶縁材料(6)が、電極構造体の上、及び選択されたメモリセル(5)の中の半導体層(9)に隣接して与えられており、第一絶縁材料(6)と半導体層(9)とが共通の連続層として相互に同じ高さになっている、請求項14に記載の読出し専用メモリ。半導体材料(9)が無定形珪素である、請求項1に記載の読出し専用メモリ。半導体材料(9)が多結晶質珪素である、請求項1に記載の読出し専用メモリ。半導体材料(9)が有機半導体である、請求項1に記載の読出し専用メモリ。有機半導体(9)が共役重合体である、請求項19に記載の読出し専用メモリ。半導体材料(9)が異方性伝導体である、請求項1に記載の読出し専用メモリ。体からなる、請求項1に記載の読出し専用メモリ。項1に記載の読出し専用メモリ。電極構造体が薄膜として実現されている、請求項1に記載の読出し専用メモリ。合する半導体技術により実現されている、請求項1〜24のいずれか1項に記載の一つ以上の読出し専用メモリ(ROM)を具えた読出し専用メモリ。