Abstract本試験研究によって得られた成果は、主に、1.超多重並行処理アーキテクチャの設計と評価、2.宣言型言語の設計とその処理系開発の二つに分けられる。1.超多重並行処理アーキテクチャに関しては、Datarolマシンとよぶ、データ依存に沿うマルチスレッド・コントロールフロー・プログラムを効率的に実行するプロセッサの設計を行ない、そのLSI設計データとレジスタ転送レベルのソフトウェアシミュレータを作成した。これらの設計試作によって、関数型プログラムの高並列実行性能など、方式の評価を行ないDatarolアーキテクチャ実用化可能性をを明らかにした。問題を解決する実行制御方式をDatarolマシン上で具体化し、その有効性を明らかにした。これらの研究を通して、Datarolアーキテクチャの特徴である並列実行の効率性を落さずに既存の商用プロセッサLSIチップを利用してハードウェアコスト低く押えることのできるDatarol-IIプロセッサ方式を発案した。Datarol-IIについては今後引続き研究を進め、より実用性の高い超多重並行処理アーキテクチャを基礎とする超並列マシンの開発を進めて行く。2.宣言型言語と処理系開発に関しては、関数型言語Validを設計し、その処理系として、データフロー解析に基づくコンパイル方式を具体化した。このコンパイラは関数型言語ValidからDatarolマシンコードを抽出する。Datarolマシンコードは1.に述べたDatarolマシンで直接実行できるが、一方、本手法の応用として、関数型言語の商用並列計算機上へのコンパイラ構成方式を開発した。本方式は、データフロー解析によって抽出したDatarolコードを商用並列計算機の機械語に変換し実行させるものである。関数型プログラムでの関数本体コードを逐次化し、関数呼び出しを並行プロセスとして起動し実行する。並行処理を効率化するためのプロセス管理機構も合わせて開発した。いくつかのベンチマークプログラムによって評価を行ない、関数型プログラムを本方式によってコンパイル・実行したときの性能が、同一問題を手続き型言語(C言語)で記述し実行させたときのものと比肩できることを明らかにした。