[0001]【発明が属する技術分野】本発明は、たとえば処理されるデータのほとんど依存しないかあるいはまったく依存しないインブリケーテッドループに基づくアルゴリズムを特徴とするアプリケーションのような、高速演算大規模アプリケーション用に設計されたデジタル演算用のプログラム可能な集積回路に関するものである。この種の適用は特にデジタル信号処理の第1段で使用されるものである。[0002]【従来の技術】対象の回路は、たとえば、演算(データの組に対するマイクループログラムに基づく代数演算能力)やデータ転送(1つの記憶領域から別の記憶領域へのデータの組の移動)のような特定の機能を実現するマイクループログラムを実行することができる物理リソースを複数有する。物理リソースは並列に作動し、それぞれがシーケンシャルのマイクループログラムを実行するか、場合によってはループ処理を行う。これらの物理リソースによるプログラムの実行管理には2つのモードがある。modes.【0003】第1のモードでは、1つのプログラムが共通に実行される。各基本サイクルでは、それぞれの物理リソースのためのフィールド(マイクロインストラクション)を含む単一の指示が動作している。Word)アーキテクチャの場合である。architecture.【0004】別の場合には、マイクループログラムは物理リソースと個別に対応しており、独立にかつその固有のペースでリソースが特定のシーケンスを実行し繰り返すことを可能にしている。sequence.【0005】第2のモードは、アーキテクチャの自由度を高くすることができるので、多くのデジタル信号プロセッサ(DSP)が採用しているものである。メインリソースは動作部分(代数演算を実行する部分)である。Access)制御装置として知られているデータ転送リソースと並行に作動する。当該リソースはダウンロード可能であると考えられる。download.【0006】図1に示したように、各リソースは初期に、タスクを実行するために十分な、それ自身のためのマイクロコマンドまたはマイクロインストラクションを記憶することができる。これらのマイクロコマンドを供給して実行を初期化する以外は外部からの中断は不要である。各リソースは他のリソースから独立して動作する;その代わりに、リソースは予定されたタスクの実行が終了すると報告を送る。各リソースに備えられたマイクロインストラクション記憶ユニットは、回路の外部から入来するマイクロコマンドの平均入力ビットレート(これは高速演算回路に共通の問題であり、プログラムのパスバンドにも関連する)を低減するために使用されるキャッシュメモリとみなすこともできる。to.【0007】複数のリソースを使用してタスクの並行処理を行うために、静的なスケジュール手法に基づいてリソースによるタスクの実行を管理する装置が設けられている。リソースによるマイクループログラムの実行の管理は1つまたは2つのレベルのシーケンスで実行される。levels.【0008】特にデジタル信号マイクループロセッサ(DSP)で使用されている標準的な方法は、プログラムの動作部分に含まれたスケジューリング指示から構成される。シーケンス化は1つのレベルのみで行われる。level.マイクループログラムは各リソースに対応しており、各リソースは(特に、近隣のリソースからは独立に、特定のシーケンスの繰り返しを行うことに関して)固有のペースでマイクループログラムを実行することができる。[0009]【発明が解決しようとする課題】図1に示されているように、次に所定のリソースに固有のマイクロシーケンサが、他のリソースからは独立の当該リソースにマイクループログラムを実行させる。インストラクションの大部分は、演算用リソースのために設計されている。それらのうちのいくつかは、転送用リソースのパラメータ設定に使用される。1つのレベルでシーケンス化を行うことの欠点は、異なるリソースのマイクロシーケンサによる、他のリソースの動作とは非同期的に(繰り返し演算の終了、ループの終了等)イベントを発生させる多くの動作を同時に管理しなければならないことである。このために、他のタスクを開始したりタスクの完了を考慮に入れるために動作に割り込みをする必要が生じ、したがって、設計コストが高くなる比較的複雑なロジック(割り込み管理、内容の保存等)が必要になる。required.【0010】本発明者が発明した適用は単純なものである。従って、より単純で、高性能の回路を実現することが期待される。−各リソースへのマイクループログラムのダウンロードと開始を制御する全体シーケンス化レベル。この第2のレベルを使用することによって、リソースの動作を遅くせずにダウンロードを並行に実行できるので、マイクループログラムのビットレートを低減することができる。program.この全体シーケンスレベルはある程度複雑である。complicated.【0011】1つの複雑さは、完了メッセージを考慮せずにタスクの開示時間を強制するプログラムを実行することである。これはあらかじめ設定された時刻における直接的な開始である。このための準備はより単純で応答性がよいが、タスクの実行時間の変化を受け付けず、マルチモード動作の場合には問題になる。operation.【0012】他の準備は、処理コア型構造の使用であるが、これは大掛かりで応答性の低い方法である。manner.【0013】本発明は、タスクの完了を考慮することができる実時間リソース管理のための静的スケジュール手段を実現するための複雑でかつ小型のシステムを提案することによってこの欠点を克服、あるいは少なくとも改善するために使用するものである。前記の手段の全部または一部を初期化する初期化手段とを有する。−当該システムと前記回路のリソースに対して実行すべきタスクを送信する出力部とを具備する。−上述の過程の全部または一部を初期化する過程。above.【0017】本発明の特徴と利点を、例として記載した以下の説明と添付の図面とによって一層明らかにする。[0018]【発明の実施の形態】図2は、本発明に基づくマルチリソースアーキテクチャの基本を示す図である。初期化命令1は、オーガナイザ2による、単一のプログラムメモリ4のアドレスを含む信号3の送信を生じさせる。−オーガナイザ2が意図する動作のスケジューリングパターンを反映した、スケジューリング指示。instruction.【0019】アドレス3にあるタスク5は従って、それが実行命令であればリソース6によって実行され、あるいは、それがスケジュールのための指示であればオーガナイザ2によって実行される。リソース6が命令の実行を完了したときは、この命令の完了をオーガナイザ2に対して報告する。2.【0020】図3は、本発明に基づくオーガナイザ2の概念を例示する図である。3に第1のアドレス3を送り出す。タスク5は、たとえば、アドレス指示またはタイプ(演算、転送、スケジューリング)の指示を含む。3にアドレス3を送る。iの内の1つからの完了報告である。i.【0021】特定のリソース6から見れば、このリソースは配信されたマイクロインストラクションをダウンロードして、開始命令が届き次第実行を行う。このタスク5(マイクロインストラクションと開始命令)は、プログラムメモリ4によって、オーガナイザ2から送られたアドレスからシーケンシャルに読み出される。オーガナイザ2の役目は、正しい時刻に、仮にそれがループであれば正しい回数だけ、対応するアドレスのシーケンスを管理することである。iのセットまたはサブセットに含まれる部分jに必要なだけの数のプログラムアドレスポインタの並行管理を初期化して実行可能にする。executed.【0022】プログラムループiを構成するタスクの組iの実行に関するオーガナイザ2によるマルチリソースアーキテクチャ管理を例にとることにする。jと称する管理手段である。iと称することにする。Ciは、対応してそれぞれに異なるループレベルlを有する。present.【0023】図4は、プログラムループiの実行管理のために適用されるオーガナイザ2のアーキテクチャを例示したものである。4iの例を詳細に例示したものである。iが完了信号を送信してループiの処理が終了したことを報告する。+によって与えられる完了バス27へのアクセス承認は、完了信号7を送信するために1サイクルを使って、完了信号搬送バス(以下においては、完了バスと称する)を送信する権限を与える。+から与えられる許可は定められた優先順位に基づくことになる。jは、シフトレジスタチェーンを構成する。j相互間の同期である。jはパイプラインフィード機構ciを具備する。jから構成される組は、SEQPARと称する。(図示しない)ディメンジョン指標である。jだけが作動することができる。これらのカウンタがループiのステージjにおける各実行をつかさどる。address,ループiのステージjの並列実行を可能にする。+1と増分することによって行う。jのアドレスA[j]を含む信号3を送る間に行われる。iによって初期化される。jがアイドル常態化、送信モード化、スタンバイかあるいは処理を終了した状態であるかを示す。jのためのバス23に対するアクセス要求を取り上げる。23へのアクセス許可は、要求した素子が当該要求を維持している限り、アドレスバス23を使用する権利を与える。+からの許可は定められた優先権の順序に従う。iがバス27に対して送信した完了信号7を観測する。jはスタンバイ状態を終了する。jがスタンバイ状態になったときにこれを考慮することができるように完了信号7を記憶する。