要求の変更は開発サイクルに付き物です。これをきちんと管理しないと、プロジェクトが乱雑になり、納品スケジュールに遅れが出たり、開発チームへのプレッシャーから士気が落ちたりすることにもなりかねません。FPGA開発では、要求の変更は次の部分に影響を与えることがあります。納品スケジュール影響分析について、Spec-TRACERは専用機能やビルトインのレポート機能を持っています。下の画面は影響分析レポートの一例です。要求に変更リクエストが入ると、コンセプト設計、HDLデザインファイル、テストケース、テストベンチ、シミュレーション実行など、影響を受ける要素が27個あることが分かります。Spec-TRACERの影響分析は、変更リクエストを承認・適用する前に、影響の大きさを判断する上で重要な役割を果たします。これがあれば、チームは十分に情報を得た上で、事業目標とプロジェクトのゴールに沿った判断ができます。今日、FPGA/ASICのデザインはますます複雑・大規模になり、要求が何百もあり、それらに紐付けられた要素が何千にも及ぶようなデザインが普通になっています。変更管理プロセスの一環としての要求分析は、これまでにも増してプロジェクトの成功に不可欠になっています。