jedから読み込んだ内部データは一致した。書き込みは、正しいかチェックできない。コンフィグした回路が動かないことから失敗しているようだ。操作はひと通り可能にしたので使えないことはない。これで、少しやるきが出た。同じレベルまでもっていこう。(のような方法)で通信できることになっている。外付けクロックにも依存しないからお手軽でもある。付いての記事だが、MachXO2もほぼ同じらしい。/c/lscc/diamond/1.4/cae_library/synthesis/verilog/machxo2.vこのあたりを見ると、インターフェイスがわかる。側での使い方はまったく同じ。いうわけで、通信しようとしているのだが、なかなか思うようにいっていない。...どうも根本的なミスをしていたらしい。双方の出力は同じタイミングで切り替わる。経由の場合もそれは同じ。立ち下がるまでに次の出力処理も完了させなければならない。普通に作ると出力が先行する。データを受け取る前に、出力を確定させないといけないが、そうはしたくないのが前提としてある。)だいたいが、そういう処理にしていなかった。次の条件があり、なかなか面倒なのだ。MOSIは読み込めない。ようなことが書いてある。ともにデータとして扱うことにした。エッジを検出して処理)。別にあるのが前提になるから、こうした方が都合がよい。サンプリングして遅延させるようにする。モジュールで次のようにする。クロック連続で同じ値ならという論理なので、これだけで遅延されている。次に下位モジュールで、半クロックずらして処理をする。立ち上がりですべてを行わないといけない。これは次のようにした。