Backハイブリッド検証プラットフォームHES-DVMTMは全自動・スケーラブルなSoC/ASICデザイン向けハイブリッド検証環境です。SCE-MIやTLMなど最新の協調エミュレーション規格と最新のFPGAテクノロジを活かして、ハードウェアとソフトウェアの開発チームにおいては、デザインのハードウェア・プロトタイプを早期に準備できるようになります。両チームが同じ場所で協力し合うことで、RTL精度を持つ高抽象度のコードと高速化機能の高いSoCエミュレーション・モデルを開発・検証できるようになり、その結果テスト時間とシリコン・リスピンのリスクが削減できます。1プラットフォームで何通りものソリューションHES-DVMTMでは、シミュレーション・アクセラレーションやトランザクション・レベル協調エミュレーション、インサーキット・エミュレーションなど色々な応用モードでチップレベルやシステムレベルのSoC/ASICデザイン検証を実行可能です。この応用モードを使うことで、ハードウェア・ソフトウェア協調検証などTLMラッパーと高速AXI/AHBバス・トランザクタを活用する多くのアプリケーションでは、ハードウェア内に搭載されたデザインを仮想プラットフォームと接続することができるようになります。したエミュレーションと仮想プラットフォームのハイブリッドと、最新の組み込みプロセッサや標準ペリフェラル、OSプラットフォームなどを組み合わせることで、開発に応用できるSoC環境ソフトウェアが完成します。FPGAで実行中のモジュール内部を100%可視化できるパワフルなデバッグ・ツールが付属し、HES-DVMエミュレーション・プラットフォームはRTLシミュレータと同じくらい使い勝手のよいツールです。スケーラビリティと再利用スケーラビリティはHES-DVMTMのプロジェクトのバックボーンとなる基本概念で、当社のソリューションの独自性の源泉です。FPGAテクノロジの発展は非常に速く、常に最先端の技術を採り入れるのが賢いやり方です。アルデックは、固定化した専用のハードウェア・エミュレーション・プラットフォームにこだわるのではなく、次世代のFPGAテクノロジにすぐ移植できて、社内開発のカスタム・プロトタイピング・ボードに適用できるオープン・アーキテクチャを開発することに決めました。スケーラビリティと再利用は次の分野に反映されています。APIフィジカルプロトタイピングフィジカルプロトタイピングは、多くの場合ターゲットのクロックレートに近い最高のクロックレートを可能にするため、デバイスが実際のデータストリームを送受信する実環境での検証に理想的です。HES-DVMは、デザインの分割、クロック変換、およびFPGAへのマッピングを支援し、FPGAのI/Oの制限を克服するためにシリアル化手法を利用するチップ間接続の設計を容易にします。バスの自動挿入SERDESモジュールを使用LVDSまたはシングルエンドシグナリング直接配線またはグローバルトレースパーティション決定の包括的な検証のための迅速なチェックリスト生成パーティション後のシミュレーションをサポートスケーラビリティとリユーススケーラビリティを有効にすることは、HES-DVMTM開発チームの中心的な目的であり、これこそが私たちのソリューションを他とは異なるものにしている理由です。FPGAテクノロジは急速に進化しているため、常に最先端を行くことが賢明です。アルデックは、固定の専用ハードウェアエミュレーションプラットフォームに限定されるのではなく、次世代のFPGAテクノロジにすばやく移行でき、カスタムメイドの自作プロトタイピングボードでも使用できるオープンアーキテクチャの開発を続けています。www.aldec.com/jp/products/emulation/hes-dvm--fpga-emulation-platform。