×この技術を簡単クリック査定この機能をご利用いただくには、会員登録(無料)が必要です。出願した特許の牽制数、引用された数などを知る事ができます。気になる技術や特許をブックマークしておけば、いつでも後から読むことができます。後で印刷するために、公報をPDFでダウンロードできます。会員登録してastamuseを使えば、もっと簡単に便利にお使いいただけます。会員登録(無料)「astamuse」は世界中の挑戦したい社会課題に挑戦し、未来を創る人のプラットフォームです。液晶6(駆動)※この項目の情報は公開日時点(2019年6月6日)のものです。表示装置の低消費電力化および高精細化を可能とする回路技術を提供することを課題とする。解決手段ブートストラップ用トランジスタのゲート電極に接続される、トランジスタのゲート電極にスタート信号によって制御されるスイッチを設ける。スタート信号が入力されると、スイッチを介して当該トランジスタのゲート電極に電位が供給され、当該トランジスタをオフする。当該トランジスタがオフすると、ブートストラップ用トランジスタのゲート電極からの電荷の漏れを防止することができる。したがって、ブートストラップ用トランジスタのゲート電極に電荷を充電するための時間を早くすることができるので、高速に動作することができる。近年、液晶テレビなどの大型表示装置の増加から、表示装置の開発が活発に進められている。コスト化に大きく貢献するため、活発に開発が進められている。PrintedCircuit)などを介してコントローラICなど(以下、外部回路ともいう)に接続され、その動作が制御される。上記示した内部回路の中でも、非結晶半導体によって構成されたトランジスタ(以下、アモルファスシリコントランジスタともいう)を用いたシフトレジスタが考案されている。配線23、信号線24、電源線25、電源線26に接続されている。クロック信号、電源電位VDD、電源電位VSSが入力される。図100(A)のフリップフロップの動作期間は、図100(B)のタイミングチャートに示すように、セット期間、選択期間、リセット期間、非選択期間に分割される。セット期間において、信号線21からH信号を入力し、ノード41の電位をVDD−Vth15(Vth15:トランジスタ15のしきい値電圧)に上昇させることで、トランジスタ11をオンしたままノード41を浮遊状態としている。続されたトランジスタ14をオンして、ノード42の電位をLレベルとすることで、トランジスタ16をオフしている。信号線21にH信号が入力されてから、トランジスタ16がオフするまでの期間は、トランジスタ11のゲート電極から電荷が漏れていた。ここで、電位がVDDである信号をH信号、電位がVSSである信号をL信号と呼ぶ。Lレベルとは、L信号の電位がVSSであることをいう。非特許文献1および非特許文献2の表示装置は、アモルファスシリコントランジスタで構成されるシフトレジスタを走査線駆動回路として用いて、さらにR、G、Bのサブ画素に1つの信号線からビデオ信号を入力することで、信号線の数を1/3に減らしている。して、非特許文献1および非特許文献2の表示装置は、表示パネルとドライバICの接続数を減らしている。表示装置の低消費電力化および高精細化を可能とする回路技術を提供することを課題とする。ブートストラップ用トランジスタのゲート電極に接続される、トランジスタのゲート電極にスタート信号によって制御されるスイッチを設ける。スタート信号が入力されると、スイッチを介して当該トランジスタのゲート電極に電位が供給され、当該トランジスタをオフする。当該トランジスタがオフすると、ブートストラップ用トランジスタのゲート電極からの電荷の漏れを防止することができる。したがって、ブートストラップ用トランジスタのゲート電極に電荷を充電するための時間を早くすることができるので、高速に動作することができる。0001本発明は、トランジスタを用いて構成された回路を有する表示装置に関する。素子などの電気光学素子、もしくは発光素子などを表示媒体として用いる表示装置、およびその駆動方法に関する。背景技術0002近年、液晶テレビなどの大型表示装置の増加から、表示装置の開発が活発に進められている。コスト化に大きく貢献するため、活発に開発が進められている。PrintedCircuit)などを介してコントローラICなど(以下、外部回路ともいう)に接続され、その動作が制御される。0003上記示した内部回路の中でも、非結晶半導体によって構成されたトランジスタ(以下、アモルファスシリコントランジスタともいう)を用いたシフトレジスタが考案されている。配線23、信号線24、電源線25、電源線26に接続されている。クロック信号、電源電位VDD、電源電位VSSが入力される。図100(A)のフリップフロップの動作期間は、図100(B)のタイミングチャートに示すように、セット期間、選択期間、リセット期間、非選択期間に分割される。図1000004セット期間において、信号線21からH信号を入力し、ノード41の電位をVDD−Vth15(Vth15:トランジスタ15のしきい値電圧)に上昇させることで、トランジスタ11をオンしたままノード41を浮遊状態としている。続されたトランジスタ14をオンして、ノード42の電位をLレベルとすることで、トランジスタ16をオフしている。信号線21にH信号が入力されてから、トランジスタ16がオフするまでの期間は、トランジスタ11のゲート電極から電荷が漏れていた。0005ここで、電位がVDDである信号をH信号、電位がVSSである信号をL信号と呼ぶ。Lレベルとは、L信号の電位がVSSであることをいう。0006非特許文献1および非特許文献2の表示装置は、アモルファスシリコントランジスタで構成されるシフトレジスタを走査線駆動回路として用いて、さらにR、G、Bのサブ画素に1つの信号線からビデオ信号を入力することで、信号線の数を1/3に減らしている。して、非特許文献1および非特許文献2の表示装置は、表示パネルとドライバICの接続数を減らしている。p.1083−1086発明が解決しようとする課題0009従来の技術によれば、ブートストラップ用トランジスタをオンしたまま、ブートストラップ用トランジスタのゲート電極を浮遊状態としていた。従来の技術では、ブートストラップ用トランジスタをオンしたまま、ブートストラップ用トランジスタのゲート電極を浮遊状態とするまでに、時間を必要とするため、高速に動作できないという問題があった。合、トランジスタのしきい値電圧シフトを生じるという問題があった。信号線の数を1/3に減らして、表示パネルとドライバICの接点の数を削減することが提案されているが(非特許文献1および非特許文献2)、実用的にはドライバICの接点の数をさらに削減することが求められている。0010すなわち、従来の技術で解決されないものとして、シフトレジスタが高速に動作できる回路技術、トランジスタのしきい値電圧の変動を抑制する回路技術が課題として残されている。消費電力化および表示装置の大型化または高精細化も課題として残されている。課題を解決するための手段0011本明細書の表示装置は、ブートストラップ用トランジスタのゲート電極に接続されるトランジスタのゲート電極に、スタート信号によって制御されるスイッチを設けている。給され、当該トランジスタはオフされる。当該トランジスタがオフされると、ブートストラップ用トランジスタのゲート電極からの電荷の漏れを防止することができる。したがって、ブートストラップ用トランジスタのゲート電極に電荷を充電するための時間を早くすることができるので、高速に動作することができる。0012本書類(明細書、特許請求の範囲または図面など)に示すスイッチは、さまざまな形態のものを用いることができる。例としては、電気的スイッチや機械的スイッチなどがある。電流の流れを制御できるものであればよく、特定のものに限定されない。Semiconductor)ダイオード、ダイオード接続のトランジスタなど)、サイリスタなどを用いることができる。これらを組み合わせた論理回路をスイッチとして用いることができる。0013スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性(導電型)は特に限定されない。オフ電流を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域を有するトランジスタやマルチゲート構造を有するトランジスタなどがある。スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源(Vss、GND、0Vなど)に近い状態で動作する場合は、Nチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電位が、高電位側電源(Vddなど)に近い状態で動作する場合は、Pチャネル型トランジスタを用いることが望ましい。側電源に近い状態で動作するときは、ゲート・ソース間電圧の絶対値を大きくでき、スイッチのオンまたはオフの切り替えが容易となるからである。トランジスタがソースフォロワ動作をしてしまうことが少ないため、出力電圧の大きさが小さくなってしまうことが少ないからである。0014Nチャネル型トランジスタとPチャネル型トランジスタの両方を用いて、CMOS型スイッチをスイッチとして用いてもよい。CMOS型スイッチにすると、Pチャネル型トランジスタまたはNチャネル型トランジスタの、どちらか一方のトランジスタが導通すれば電流が流れるため、スイッチとして機能しやすくなる。スイッチへの入力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることができる。電力を小さくすることもできる。0015スイッチとしてトランジスタを用いる場合、スイッチは、入力端子(ソース端子およびドレイン端子の一方)と、出力端子(ソース端子およびドレイン端子の他方)と、導通を制御する端子(ゲート端子)と、を有している。スイッチとしてダイオードを用いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、トランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を少なくすることができる。続されている場合と、を含むものとする。したがって、本明細書が開示する構成において、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。0017例えば、AとBが電気的に接続されている場合として、AとBの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど)が、AとBの間に1個以上配置されていてもよい。)が、AとBの間に1個以上配置されていてもよい。AとBが直接接続されている場合として、AとBの間に他の素子や他の回路を挟まずに、AとBが直接接続されていてもよい。0018AとBが直接接続されている、と明示的に記載する場合は、AとBが直接接続されている場合(つまり、AとBの間に他の素子や他の回路を間に介さずに接続されている場合)と、AとBが電気的に接続されている場合(つまり、AとBの間に別の素子や別の回路を挟んで接続されている場合)と、を含むものとする。能的に接続されている場合)と、AとBが直接接続されている場合(つまり、AとBの間に別の素子や別の回路を挟まずに接続されている場合)と、を含むものとする。示的に記載されている場合と同じであるとする。有する装置である発光装置は、さまざまな形態に用いることができ、またさまざまな素子を有することができる。変化する表示媒体を用いることができる。投射型液晶ディスプレイ)、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがある。0021本書類(明細書、特許請求の範囲または図面など)に記載されたトランジスタとして、さまざまな形態のトランジスタを用いることができる。膜トランジスタ(TFT)などを用いることができる。TFTを用いる場合、さまざまなメリットがある。単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、または製造装置の大型化を図ることができる。大型基板上にトランジスタを製造できる。製造温度が低いため、耐熱性の弱い基板を用いることができる。そのため、透明基板上にトランジスタを製造できる。その結果、透明基板上のトランジスタを用いて、表示素子での光の透過を制御することができる。トランジスタの膜厚が薄いため、トランジスタを構成する膜の一部は、光を透過させることができる。その結果、開口率を向上させることができる。0022多結晶シリコンを製造するときに、触媒(ニッケルなど)を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。号処理回路(信号生成回路、ガンマ補正回路、DA変換回路など)を基板上に一体形成することができる。0023微結晶シリコンを製造するときに、触媒(ニッケルなど)を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザを用いず、熱処理を加えるだけで、結晶性を向上させることができる。ゲートドライバ回路(走査線駆動回路)やソースドライバ回路の一部(アナログスイッチなど)を基板上に一体形成することができる。結晶化にレーザを用いない場合は、シリコンの結晶性のムラを抑えることができる。0024ただし、触媒(ニッケルなど)を用いずに、多結晶シリコンや微結晶シリコンを製造することは可能である。0025半導体基板やSOI基板などを用いてトランジスタを形成することができる。MOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどを本明細書に記載されたトランジスタとして用いることができる。状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、または回路の高集積化を図ることができる。体または酸化物半導体を薄膜化した薄膜トランジスタなどがある。度を低くでき、例えば、室温でトランジスタを製造することが可能となる。熱性の低い基板、例えば、プラスチック基板やフィルム基板に直接トランジスタを形成することができる。これらの化合物半導体または酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることもできる。して用いることができる。0027使用できるトランジスタとして、インクジェットや印刷法を用いて形成したトランジスタなどがある。基板上に製造することができる。マスク(レチクル)を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することができる。レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。0028使用できるトランジスタとして、有機半導体やカーボンナノチューブを有するトランジスタなどがある。これらにより、曲げることが可能な基板上にトランジスタを形成することができる。そのため、有機半導体やカーボンナノチューブを有するトランジスタなどを用いた装置は、衝撃に強くできる。0029その他、さまざまなトランジスタを用いることができる。定のものに限定されることはない。(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)もしくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。人などの動物の皮膚(皮表、真皮)または皮下組織を基板として用いてもよい。ある基板でトランジスタを形成し、その後、別の基板にトランジスタを転置してもよい。(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)もしくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。人などの動物の皮膚(皮表、真皮)または皮下組織をトランジスタが転置される基板として用いてもよい。軽量化を図ることができる。0031トランジスタの構成は、さまざまな形態をとることができ、特定の構成に限定されない。ゲート電極が2個以上のマルチゲート構造を用いてもよい。マルチゲート構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上による信頼性の向上を図ることができる。化せず、傾きがフラットである電圧・電流特性を得ることができる。荷を実現することができる。その結果、特性のよい差動回路やカレントミラー回路を実現することができる。チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値の増加、または空乏層ができやすくなることによるS値の低減を図ることができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続された構成となる。域の下にゲート電極が配置されている構造でもよい。正スタガ構造または逆スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、チャネル領域が並列に接続されていてもよいし、チャネル領域が直列に接続されていてもよい。チャネル領域(もしくはその一部)にソース電極やドレイン電極が重なっていてもよい。チャネル領域(もしくはその一部)にソース電極やドレイン電極が重なる構造にすることにより、チャネル領域の一部に電荷がたまって、動作が不安定になることを防ぐことができる。LDD領域を設けてもよい。減、またはトランジスタの耐圧向上による信頼性の向上を図ることができる。化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きがフラットである特性にすることができる。0033本明細書におけるトランジスタは、さまざまなタイプを用いることができ、さまざまな基板上に形成することができる。したがって、所定の機能を実現するために必要な回路の全てが、同一基板上に形成されていてもよい。上に形成されていてもよく、その他さまざまな基板上に形成されていてもよい。点数を減らしてコストを低減し、回路部品との接続点数を減らして信頼性を向上させることができる。所定の機能を実現するために必要な回路の一部が、ある基板上に形成されており、所定の機能を実現させるために必要な回路の別の一部が、別の基板上に形成されていてもよい。所定の機能を実現するために必要な回路の全てが、同じ基板上に形成されていなくてもよい。Glass)でガラス基板に接続して、ガラス基板上にそのICチップを配置してもよい。点数を減らしてコストを低減し、回路部品との接続点数を減らして信頼性を向上させることができる。単結晶基板上にその部分の回路を形成して、その回路で構成されたICチップを用いるようにすれば、消費電力の増加を防ぐことができる。0034本明細書においては、一画素とは、明るさを制御できる要素1つ分を示すものとする。したがって、R(赤)G(緑)B(青)の色要素からなるカラー表示装置の場合には、画像の最小単位は、Rの画素とGの画素とBの画素との三画素から構成されるものとする。色要素は、3色に限定されず、3色以上を用いてもよいし、RGB以外の色を用いてもよい。W(白)を加えて、RGBWとしてもよい。RGBに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン、朱色などを1色以上追加してもよい。RGBの中の少なくとも1色に類似した色を、RGBに追加してもよい。R、G、B1、B2としてもよい。B1とB2とは、どちらも青色であるが、少し周波数が異なっている。同様に、R1、R2、G、Bとしてもよい。このような色要素を用いることにより、より実物に近く表示することができ、また消費電力を低減することができる。別の例としては、1つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域1つ分を一画素としてもよい。一例として、面積階調を行う場合、または副画素(サブ画素)を有している場合、1つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するが、その明るさを制御する領域の1つ分を一画素としてもよい。その場合、1つの色要素は、複数の画素で構成される。明るさを制御する領域が1つの色要素の中に複数あっても、それらをまとめて、1つの色要素を一画素としてもよい。その場合、1つの色要素は、1つの画素で構成されることとなる。画素によって、表示に寄与する領域の大きさが異なっている場合がある。その場合、1つの色要素につき複数ある、明るさを制御する領域において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げてもよい。1つの色要素について、複数個ある領域が各々有する画素電極の電位が、各々異なっていてもよい。その結果、液晶分子に加わる電圧が各画素電極によって各々異なる。よって、視野角を広くすることができる。0035なお、一画素(3色分)と明示的に記載する場合は、RとGとBの三画素分を一画素と考える場合である。複数の領域がある場合、それらをまとめて一画素と考える場合である。0036本書類において、画素は、マトリクス状に配置(配列)されている場合がある。素が直線上に並んで配置されている場合や、ギザギザな線上に配置されている場合を含む。3色の色要素(例えばRGB)でフルカラー表示する場合に、ストライプ配置されている場合や、3つの色要素のドットがデルタ配置されている場合も含む。ベイヤー配置されている場合も含む。色要素は、3色に限定されず、それ以上でもよい。RGBW(Wは白)や、RGBに、イエロー、シアン、マゼンタなどを1色以上追加したものなどがある。色要素のドットごとにその表示領域の大きさが異なっていてもよい。これにより、低消費電力化、または表示素子の長寿命化を図ることができる。0037本書類において、画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を有しないパッシブマトリクス方式を用いることができる。0038アクティブマトリクス方式では、能動素子(アクティブ素子、非線形素子)として、トランジスタだけでなく、さまざまな能動素子(アクティブ素子、非線形素子)を用いることができる。Diode)などを用いることも可能である。製造工程が少ないため、製造コストの低減、または歩留まりの向上を図ることができる。輝度化を図ることができる。0039アクティブマトリクス方式以外のものとして、能動素子(アクティブ素子、非線形素子)を用いないパッシブマトリクス型を用いることも可能である。子、非線形素子)を用いないため、製造工程が少なく、製造コストの低減、または歩留まりの向上を図ることができる。能動素子(アクティブ素子、非線形素子)を用いないため、開口率を向上させることができ、低消費電力化や高輝度化を図ることができる。0040トランジスタとは、ゲートと、ドレインと、ソースと、を含む少なくとも3つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域と、チャネル領域と、ソース領域と、を介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件などによって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本明細書においては、ソースおよびドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、それぞれを第1端子、第2端子と表記する場合がある。それぞれを第1の電極、第2の電極と表記する場合がある。ソース領域、ドレイン領域と表記する場合がある。0041トランジスタは、ベースと、エミッタと、コレクタと、を含む少なくとも3つの端子を有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第1端子、第2端子と表記する場合がある。いう)と、を含んだ全体、もしくは、それらの一部のことをいう。ゲート電極とは、チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことをいう。Drain)領域、ソース領域またはドレイン領域と、ゲート絶縁膜を介してオーバーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電極の間を接続するための配線、各画素の有するゲート電極の間を接続するための配線、またはゲート電極と、別の配線と、を接続するための配線のことをいう。)は、ゲート電極と呼んでもよいし、ゲート配線と呼んでもよい。確に区別できない領域も存在する。)はゲート配線として機能しているが、ゲート電極としても機能している。)は、ゲート電極と呼んでもよいし、ゲート配線と呼んでもよい。)も、ゲート電極と呼んでもよい。)も、ゲート配線と呼んでもよい。)は、厳密な意味では、チャネル領域とオーバーラップしていない場合、または別のゲート電極と接続させる機能を有していない場合がある。)もゲート電極またはゲート配線と呼んでもよい。0045例えば、マルチゲートのトランジスタにおいて、1つのゲート電極と、別のゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。)であるため、ゲート配線と呼んでもよいが、マルチゲートのトランジスタを1つのトランジスタと見なすこともできるため、ゲート電極と呼んでもよい。)は、ゲート電極やゲート配線と呼んでもよい。ゲート電極と、ゲート配線と、を接続させている部分の導電膜であって、ゲート電極またはゲート配線とは異なる材料で形成された導電膜も、ゲート電極と呼んでもよいし、ゲート配線と呼んでもよい。)について、その一部分のことをいう。配線にトランジスタのゲートが接続されていない場合もある。トランジスタのゲートと同じ層で形成された配線、トランジスタのゲートと同じ材料で形成された配線、またはトランジスタのゲートと同時に成膜された配線を意味している場合がある。0048ソースとは、ソース領域と、ソース電極と、ソース配線(ソース線、ソース信号線、データ線、データ信号線などともいう)と、を含んだ全体、もしくは、それらの一部のことをいう。ソース領域とは、P型不純物(ボロンやガリウムなど)やN型不純物(リンやヒ素など)が多く含まれる半導体領域のことをいう。Drain)領域は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接続されて配置されている部分の導電層のことをいう。ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。各トランジスタのソース電極の間を接続するための配線、各画素の有するソース電極の間を接続するための配線、またはソース電極と、別の配線と、を接続するための配線のことをいう。)は、ソース電極と呼んでもよいし、ソース配線と呼んでもよい。ソース電極とソース配線が、明確に区別できない領域も存在する。)はソース配線として機能しているが、ソース電極としても機能していることになる。)は、ソース電極と呼んでもよいし、ソース配線と呼んでもよい。)も、ソース電極と呼んでもよい。ソース領域とオーバーラップしている部分も、ソース電極と呼んでもよい。同様に、ソース配線と同じ材料で形成され、ソース配線と同じ島(アイランド)を形成してつながっている領域も、ソース配線と呼んでもよい。)は、厳密な意味では、別のソース電極と接続させる機能を有していない場合がある。)もソース電極またはソース配線と呼んでもよい。0051例えば、ソース電極とソース配線とを接続している部分の導電膜であって、ソース電極またはソース配線とは異なる材料で形成された導電膜も、ソース電極と呼んでもよいし、ソース配線と呼んでもよい。)について、その一部分のことをいう。合、配線にトランジスタのソース(ドレイン)が接続されていない場合もある。線を意味している場合がある。0054なお、ドレインについては、ソースと同様である。0055半導体装置とは半導体素子(トランジスタ、ダイオード、サイリスタなど)を含む回路を有する装置のことをいう。半導体特性を利用することで機能しうる装置全般を半導体装置と呼んでもよい。DMD、などのことをいう。これらに限定されない。0057表示装置とは、表示素子を有する装置のことをいう。表示装置とは、表示素子を含む複数の画素、またはそれらの画素を駆動させる周辺駆動回路が同一基板上に形成された表示パネル本体のことを指す。表示装置は、ワイヤボンディングやバンプなどによって基板上に配置された周辺駆動回路、いわゆる、COGで接続されたICチップ、または、TABなどで接続されたICチップを含んでいてもよい。インダクタ、トランジスタなどが取り付けられたFPCを含んでもよい。インダクタ、トランジスタなどが取り付けられたプリント配線基板(PWB)を含んでいてもよい。表示装置は、偏光板または位相差板などの光学シートを含んでいてもよい。センサなどを含んでいてもよい。プリズムシート、拡散シート、反射シート、光源(LED、冷陰極管など)、冷却装置(水冷式、空冷式)などを含んでいてもよい。)、冷却装置などを有している装置のことをいう。0059発光装置とは、発光素子などを有している装置のことをいう。有している装置のことをいう。0061液晶表示装置とは、液晶素子を有している表示装置をいう。有する装置のことをいう。ソース信号線から画素内への信号の入力を制御するトランジスタ(選択用トランジスタ、スイッチング用トランジスタなどと呼ぶことがある)、画素電極に電圧または電流を供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタなどは、駆動装置の一例である。駆動回路などと呼ぶことがある)、ソース信号線に信号を供給する回路(ソースドライバ、ソース線駆動回路などと呼ぶことがある)などは、駆動装置の一例である。互いに重複している装置もある。表示装置が、半導体装置および発光装置を有している場合がある。半導体装置が、表示装置および駆動装置を有している場合がある。0064本書類において、Aの上にBが形成されている、あるいは、A上にBが形成されている、と明示的に記載する場合は、Aの上にBが直接接して形成されていることに限定されない。接していない場合、つまり、AとBの間に別の対象物が介在する場合も含むものとする。0065例えば、層Aの上に(もしくは層A上に)、層Bが形成されている、と明示的に記載されている場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の層(例えば層Cや層Dなど)が形成されていて、その上に層Bが形成されている場合と、を含むものとする。別の層(例えば層Cや層Dなど)は、単層でもよいし、複層でもよい。様であり、Aの上にBが直接接していることに限定されず、AとBとの間に別の対象物が介在する場合も含むものとする。層Aの上方に、層Bが形成されている、という場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の層(例えば層Cや層Dなど)が形成されていて、その上に層Bが形成されている場合と、を含むものとする。別の層(例えば層Cや層Dなど)は、単層でもよいし、複層でもよい。0067Aの上にBが直接接して形成されている、と明示的に記載する場合は、Aの上に直接接してBが形成されている場合のみを含み、AとBの間に別の対象物が介在する場合は含まないものとする。0068なお、Aの下にBが、あるいは、Aの下方にBが、の場合についても、同様である。発明の効果0069本明細書に記載の構成によって、シフトレジスタを高速に動作できる。トランジスタの半導体層としてアモルファスシリコンを用いた場合でも、シフトレジスタを高速に動作できる。体装置を高速に動作でき、大型化または高精細化を容易に図ることができる。図面の簡単な説明0070実施の形態1に示すフリップフロップの構成を説明する図。図1で示したフリップフロップの動作を説明するタイミングチャート。図1で示したフリップフロップの動作を説明する図。実施の形態1に示すフリップフロップの構成を説明する図。実施の形態1に示すフリップフロップの構成を説明する図。実施の形態1に示すフリップフロップの動作を説明するタイミングチャート。実施の形態1に示すシフトレジスタの構成を説明する図。図7に示したシフトレジスタの動作を説明するタイミングチャート。図7に示したシフトレジスタの動作を説明するタイミングチャート。実施の形態1に示すシフトレジスタの構成を説明する図。実施の形態1に示す表示装置の構成を説明する図。図11で示した表示装置の書き込み動作を説明するタイミングチャート。実施の形態1に示す表示装置の構成を説明する図。実施の形態1に示す表示装置の構成を説明する図。図14で示した表示装置の書き込み動作を説明するタイミングチャート。実施の形態2に示すフリップフロップの動作を説明するタイミングチャート。実施の形態2に示すフリップフロップの動作を説明するタイミングチャート。実施の形態2に示すシフトレジスタの構成を説明する図。図18で示したシフトレジスタの動作を説明するタイミングチャート。図18で示したシフトレジスタの動作を説明するタイミングチャート。実施の形態2に示す表示装置の構成を説明する図。実施の形態3に示すフリップフロップの構成を説明する図。図23で示したフリップフロップの動作を説明するタイミングチャート。実施の形態3に示すシフトレジスタの構成を説明する図。図25で示したシフトレジスタの動作を説明するタイミングチャート。実施の形態4に示すフリップフロップの構成を説明する図。図27で示したフリップフロップの動作を説明するタイミングチャート。図5(A)に示したフリップフロップの上面図。図10に示したバッファの構成を説明する図。実施の形態5に示す信号線駆動回路の構成を説明する図。図31で示した信号線駆動回路の動作を説明するタイミングチャート。実施の形態5に示す信号線駆動回路の構成を説明する図。図33で示した信号線駆動回路の動作を説明するタイミングチャート。実施の形態5に示す信号線駆動回路の構成を説明する図。実施の形態6に示す保護ダイオードの構成を説明する図。実施の形態6に示す保護ダイオードの構成を説明する図。実施の形態6に示す保護ダイオードの構成を説明する図。実施の形態7に示す表示装置の構成を説明する図。本発明に係る半導体装置を製造するプロセスを説明する図。本発明に係る半導体装置の構造を説明する図。本発明に係る半導体装置の構造を説明する図。本発明に係る半導体装置の構造を説明する図。本発明に係る半導体装置の構造を説明する図。本発明に係る半導体装置の駆動方法の一を説明する図。本発明に係る半導体装置の駆動方法の一を説明する図。本発明に係る半導体装置の表示装置の構成を説明する図。本発明に係る半導体装置の周辺回路構成を説明する図。本発明に係る半導体装置の周辺構成部材を説明する図。本発明に係る半導体装置の周辺構成部材を説明する図。本発明に係る半導体装置の周辺構成部材を説明する図。本発明に係る半導体装置の周辺回路構成を説明する図。本発明に係る半導体装置の周辺構成部材を説明する図。本発明に係る半導体装置のパネル回路構成を説明する図。本発明に係る半導体装置のパネル回路構成を説明する図。本発明に係る半導体装置のパネル回路構成を説明する図。本発明に係る半導体装置の表示素子の断面図。本発明に係る半導体装置の表示素子の断面図。本発明に係る半導体装置の表示素子の断面図。本発明に係る半導体装置の表示素子の断面図。本発明に係る半導体装置の画素の上面図。本発明に係る半導体装置の画素の上面図。本発明に係る半導体装置の画素の上面図。本発明に係る半導体装置の画素レイアウト例。本発明に係る半導体装置の画素レイアウト例。本発明に係る半導体装置の画素レイアウト例。本発明に係る半導体装置の駆動方法の一を説明する図。本発明に係る半導体装置の駆動方法の一を説明する図。本発明に係る半導体装置の画素の構成を説明する図。本発明に係る半導体装置の画素の構成を説明する図。本発明に係る半導体装置の画素の構成を説明する図。本発明に係る半導体装置の画素レイアウト例と断面図。本発明に係る半導体装置の表示素子の断面図。本発明に係る半導体装置の表示素子の断面図。本発明に係る半導体装置の表示素子の断面図。本発明に係る半導体装置の構造を説明する図。本発明に係る半導体装置の構造を説明する図。本発明に係る半導体装置の構造を説明する図。本発明に係る半導体装置の構造を説明する図。本発明に係る半導体装置の構造を説明する図。本発明に係る半導体装置の構造を説明する図。本発明に係る半導体装置の駆動方法の一を説明する図。本発明に係る半導体装置の駆動方法の一を説明する図。本発明に係る半導体装置の駆動方法の一を説明する図。本発明に係る半導体装置の駆動方法の一を説明する図。本発明に係る半導体装置の構造を説明する図。本発明に係る半導体装置を用いた電子機器を説明する図。本発明に係る半導体装置の構造を説明する図。本発明に係る半導体装置を用いた電子機器を説明する図。本発明に係る半導体装置を用いた電子機器を説明する図。本発明に係る半導体装置を用いた電子機器を説明する図。本発明に係る半導体装置を用いた電子機器を説明する図。本発明に係る半導体装置を用いた電子機器を説明する図。本発明に係る半導体装置を用いた電子機器を説明する図。本発明に係る半導体装置を用いた電子機器を説明する図。本発明に係る半導体装置を用いた電子機器を説明する図。本発明に係る半導体装置を用いた電子機器を説明する図。本発明に係る半導体装置を用いた電子機器を説明する図。図10に示したバッファの構成を説明する図。従来技術のフリップフロップの構成とタイミングを説明する図。図1図10図11図14図18図23図25図27図31図33実施例0071本発明の実施の形態について、図面を用いて詳細に説明する。本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細をさまざまに変更し得ることは、当業者であれば容易に理解される。発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。以下に説明する本発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。0072(実施の形態1)本実施の形態では、フリップフロップ、当該フリップフロップを有する駆動回路、および当該駆動回路を有する表示装置の構成ならびに駆動方法について説明する。0073本実施の形態のフリップフロップの基本構成について、図1(A)を参照して説明する。図1(A)に示すフリップフロップは、第1のトランジスタ101、第2のトランジスタ102、第3のトランジスタ103、第4のトランジスタ104、第5のトランジスタ105、第6のトランジスタ106、第7のトランジスタ107および第8のトランジスタ108を有する。本実施の形態において、第1のトランジスタ101、第2のトランジスタ102、第3のトランジスタ103、第4のトランジスタ104、第5のトランジスタ105、第6のトランジスタ106、第7のトランジスタ107および第8のトランジスタ108は、Nチャネル型トランジスタとし、ゲート・ソース間電圧(Vgs)がしきい値電圧(Vth)を上回ったとき導通状態になるものとする。図10074本実施の形態のフリップフロップは、第1のトランジスタ101〜第8のトランジスタ108が、全てNチャネル型トランジスタで構成されていることを特徴とする。実施の形態のフリップフロップは、トランジスタの半導体層として、アモルファスシリコンを用いることができる。そのため、製造工程の簡略化、製造コストの削減や歩留まりの向上を図ることができる。晶シリコンを用いても製造工程の簡略化を図ることができる。0075図1(A)のフリップフロップの接続関係について説明する。第1のトランジスタ101の第1の電極(ソース電極およびドレイン電極の一方)が第5の配線125に接続され、第1のトランジスタ101の第2の電極(ソース電極およびドレイン電極の他方)が第3の配線123に接続される。第2のトランジスタ102の第1の電極が第4の配線124に接続され、第2のトランジスタ102の第2の電極が第3の配線123に接続される。第3のトランジスタ103の第1の電極が第6の配線126に接続され、第3のトランジスタ103の第2の電極が第2のトランジスタ102のゲート電極に接続され、第3のトランジスタ103のゲート電極が第6の配線126に接続される。第4のトランジスタ104の第1の電極が第8の配線128に接続され、第4のトランジスタ104の第2の電極が第2のトランジスタ102のゲート電極に接続され、第4のトランジスタ104のゲート電極が第1のトランジスタ101のゲート電極に接続される。第5のトランジスタ105の第1の電極が第7の配線127に接続され、第5のトランジスタ105の第2の電極が第1のトランジスタ101のゲート電極に接続され、第5のトランジスタ105のゲート電極が第1の配線121に接続される。第6のトランジスタ106の第1の電極が第10の配線130に接続され、第6のトランジスタ106の第2の電極が第1のトランジスタ101のゲート電極に接続され、第6のトランジスタ106のゲート電極が第2のトランジスタ102のゲート電極に接続される。第7のトランジスタ107の第1の電極が第11の配線131に接続され、第7のトランジスタ107の第2の電極が第1のトランジスタ101のゲート電極に接続され、第7のトランジスタ107のゲート電極が第2の配線122に接続される。第8のトランジスタ108の第1の電極が第9の配線129に接続され、第8のトランジスタ108の第2の電極が第2のトランジスタ102のゲート電極に接続され、第8のトランジスタ108のゲート電極が第1の配線121に接続される。図10076第1のトランジスタ101のゲート電極、第4のトランジスタ104のゲート電極、第5のトランジスタ105の第2の電極、第6のトランジスタ106の第2の電極および第7のトランジスタ107の第2の電極の接続箇所をノード141とする。第2のトランジスタ102のゲート電極、第3のトランジスタ103の第2の電極、第4のトランジスタ104の第2の電極、第6のトランジスタ106のゲート電極および第8のトランジスタ108の第2の電極の接続箇所をノード142とする。0077第1の配線121、第2の配線122、第3の配線123および第5の配線125を、それぞれ第1の信号線、第2の信号線、第3の信号線、第4の信号線と呼んでもよい。0078次に、図1(A)に示したフリップフロップの動作について、図2のタイミングチャートおよび図3を参照して説明する。択期間、リセット期間、非選択期間に分割して説明する。セット期間、リセット期間、非選択期間を合わせて非選択期間と呼ぶこともある。図1図2図30079第6の配線126および第7の配線127には、V1の電位が供給される。第4の配線124、第8の配線128、第9の配線129、第10の配線130および第11の配線131には、V2の電位が供給される。ここで、V1>V2である。電位がV1である信号をH信号、電位がV2である信号をL信号と呼ぶ。号221、信号225、信号222が入力される。第3の配線123からは、図2に示す信号223が出力される。ここで、信号221、信号225、信号222および信号223は、H信号の電位がV1(以下、Hレベルともいう)、L信号の電位がV2(以下、Lレベルともいう)のデジタル信号である。力信号と呼んでもよい。図20081ただし、第1の配線121、第2の配線122、第4の配線124〜第11の配線131には、それぞれさまざまな信号、電位および電流が入力されてもよい。0082図2(A)および図3(A)に示すセット期間において、信号221がHレベルとなり、第5のトランジスタ105および第8のトランジスタ108がオンする。信号222がLレベルなので、第7のトランジスタ107がオフする。第7の配線127の電位から第5のトランジスタ105のしきい値電圧を引いた値となるため、V1−Vth105(Vth105:第5のトランジスタ105のしきい値電圧)となる。第5のトランジスタ105がオフする。第8の配線128の電位(V2)と第6の配線126の電位(V1)との電位差(V1−V2)が、第3のトランジスタ103、第4のトランジスタ104および第8のトランジスタ108によって分圧され、V2+β(β:任意の正の数)となる。β<Vth102(Vth102:第2のトランジスタ102のしきい値電圧)およびβ<Vth106(第6のトランジスタ106のしきい値電圧)とする。よって、第2のトランジスタ102および第6のトランジスタ106が、オフする。第3の配線123は、L信号が入力されている第5の配線125と導通するため、第3の配線123の電位がV2となる。したがって、L信号が第3の配線123から出力される。ノード141は、電位をV1−Vth105に維持したまま浮遊状態となる。図2図30083第3のトランジスタ103および第4のトランジスタ104は、入力端子をノード141、出力端子をノード142とするインバータを構成している。態のフリップフロップは、ノード141とノード142との間に、インバータとして機能する回路が配置されていればよい。0084本実施の形態のフリップフロップは、ノード142に第8のトランジスタ108を介してV2を供給し、第6のトランジスタ106がオフするタイミングを早めている。そのため、ノード142の電位が、V1−Vth105となる時間を短くできる。本実施の形態のフリップフロップは、高速動作が可能となり、より大型の表示装置またはより高精細な表示装置に適用できる。0085本実施の形態のフリップフロップは、図4(B)に示すように、第5のトランジスタ105の第1の電極が、第1の配線121に接続されても、上記説明したセット期間と同じ動作ができる。その結果、図4(B)のフリップフロップは、第7の配線127が不要となるため、歩留まりの向上を図ることができる。図4(B)のフリップフロップは、レイアウト面積の縮小を図ることができる。少なくとも10倍以上にすることが好ましい。したがって、第4のトランジスタ104のトランジスタサイズ(W×L)が大きくなってしまう。そこで、第3のトランジスタ103のチャネル長Lの値を、第4のトランジスタ104のチャネル長Lの値よりも大きく、より好ましくは2倍〜3倍とするとよい。その結果、第4のトランジスタ104のトランジスタサイズを小さくできるため、レイアウト面積の縮小を図ることができる。0087図2(B)および図3(B)に示す選択期間では、信号221がLレベルとなり、第5のトランジスタ105および第8のトランジスタ108がオフする。信号222がLレベルのままなので、第7のトランジスタ107はオフのままである。このときノード141は、電位をV1−Vth105に維持している。よって、第1のトランジスタ101および第4のトランジスタ104は、オンのままである。このときノード142は電位をV2+βに維持している。よって、第2のトランジスタ102および第6のトランジスタ106は、オフのままである。ここで、第5の配線125にH信号が入力されるので、第3の配線123の電位が上昇し始める。すると、ノード141の電位は、ブートストラップ動作によってV1−Vth105から上昇し、V1+Vth101+α(Vth101:第1のトランジスタ101のしきい値電圧、α:任意の正の数)となる。したがって、第3の配線123の電位は、第5の配線125と等しい電位V1となる。通するため、第3の配線123の電位がV1となる。したがって、H信号が第3の配線123から出力される。図2図30088このブートストラップ動作は、第1のトランジスタ101のゲート電極と第2の電極の間の、寄生容量の容量結合によって行われる。図1(B)に示すように、第1のトランジスタ101のゲート電極と第2の電極の間に容量素子151を配置することで、安定してブートストラップ動作ができ、第1のトランジスタ101の寄生容量を小さくできる。量素子151は、絶縁層としてゲート絶縁膜を用いて、導電層としてゲート電極層および配線層を用いてもよい。絶縁層としてゲート絶縁膜を用いて、導電層としてゲート電極層および不純物が添加された半導体層を用いてもよい。膜(絶縁膜)を用いて、導電層として配線層および透明電極層を用いてもよい。容量素子151は、導電膜としてゲート電極層および配線層を用いる場合、ゲート電極層を第1のトランジスタ101のゲート電極と接続し、配線層を第1のトランジスタ101の第2の電極と接続するとよい。望ましくは、導電膜としてゲート電極層および配線層を用いる場合、ゲート電極層を第1のトランジスタ101のゲート電極と直接接続し、配線層を第1のトランジスタ101の第2の電極と直接接続するとよい。容量素子151の配置によるフリップフロップのレイアウト面積の増加が、小さくなるからである。図10089図1(C)に示すように、容量素子151としてトランジスタ152を用いてもよい。トランジスタ152は、ゲート電極がノード141に接続され、第1の電極および第2の電極が第3の配線123に接続されることで、大きな容量成分を持つ容量素子として機能することができる。トランジスタ152は、第1の電極および第2の電極のうち、どちらか一方を浮遊状態としても容量素子として機能できる。図10090第1のトランジスタ101は、第3の配線123にH信号を供給しなければならない。したがって、信号223の立ち下がり時間および立ち上がり時間を短くするために、第1のトランジスタ101のW/Lの値は、第1のトランジスタ101〜第8のトランジスタ108のそれぞれのW/Lの値の中で最大とすることが望ましい。0091第5のトランジスタ105は、セット期間において、ノード141(第1のトランジスタ101のゲート電極)の電位をV1−Vth105としなければならない。第5のトランジスタ105のW/Lの値は第1のトランジスタ101のW/Lの値よりも1/2倍〜1/5倍、より望ましくは1/3倍〜1/4倍とするとよい。0092図2(C)および図3(C)に示すリセット期間では、信号221がLレベルのままなので、第5のトランジスタ105および第8のトランジスタ108はオフのままである。信号222がHレベルなので、第7のトランジスタ107がオンする。このときのノード141の電位は、第11の配線131の電位(V2)が、第7のトランジスタ107を介して供給されるためV2となる。よって、第1のトランジスタ101および第4のトランジスタ104が、オフする。このときのノード142の電位は、第3のトランジスタ103の第2の電極がソース電極となって、第6の配線126の電位(V1)から第3のトランジスタ103のしきい値電圧を引いた値となるため、V1−Vth103(Vth103:第3のトランジスタ103のしきい値電圧)となる。よって、第2のトランジスタ102および第6のトランジスタ106が、オンする。このように、リセット期間では、第3の配線123と、V2が供給されている第4の配線124が導通するため、第3の配線123の電位がV2となる。したがって、L信号が、第3の配線123から出力される。図2図30093第7のトランジスタ107がオンするタイミングを遅延させることで、信号223の立ち下がり時間を短くできる。第5の配線125に入力されるL信号が、W/Lの値が大きい第1のトランジスタ101を介して、第3の配線123に供給されるからである。0094第7のトランジスタ107のW/Lの値を小さくして、ノード141の電位がV2となるまでの立ち下がり時間を長くしても、信号223の立ち下がり時間を短くできる。この場合は、第7のトランジスタ107のW/Lの値を、第1のトランジスタ101のW/Lの値よりも1/10〜1/40倍、より好ましくは1/20〜1/30倍とするとよい。0095図4(A)に示すように、第3のトランジスタ103の代わりに抵抗素子401を用いることで、ノード142の電位をV1にできる。そのため、第2のトランジスタ102および第6のトランジスタ106をオンしやすくでき、動作効率の向上を図ることができる。図4(C)に示すように、第3のトランジスタ103と並列に、トランジスタ402を接続してもよい。図40096図2(D)および図3(D)に示す非選択期間において、信号221がLレベルのままなので、第5のトランジスタ105および第8のトランジスタ108はオフのままである。信号222がLレベルとなるので、第7のトランジスタ107がオフする。このとき、ノード142は、電位をV1−Vth103に維持している。そのため、第2のトランジスタ102および第6のトランジスタ106は、オンのままである。このとき、ノード141の電位は、第6のトランジスタ106を介してV2が供給されるので、V2のままである。よって、第1のトランジスタ101および第4のトランジスタ104は、オフのままである。このように、非選択期間では、第3の配線123と、V2が供給されている第4の配線124が導通するため、第3の配線123の電位は、V2のままである。したがって、L信号が、第3の配線123から出力される。そのため、第2のトランジスタ102および第6のトランジスタ106のしきい値電圧シフトを抑制できる。したがって、本実施の形態のフリップフロップは、トランジスタの半導体層として特性劣化(しきい値電圧のシフト)が顕著に表れるアモルファスシリコンを用いても、トランジスタの特性劣化を抑制できる。置またはより高精細な表示装置に適用できる。0099ここで、第1のトランジスタ101〜第8のトランジスタ108が有する機能を説明する。第1のトランジスタ101は、第5の配線125の電位を、第3の配線123に供給するタイミングを選択する機能を有する。ノード141の電位をブートストラップ動作によって上昇させる機能を有し、ブートストラップ用トランジスタとして機能する。第2のトランジスタ102は、第4の配線124の電位を、第3の配線123に供給するタイミングを選択する機能を有し、スイッチングトランジスタとして機能する。第3のトランジスタ103は、第6の配線126の電位と、第8の配線128の電位と、を分圧する機能を有し、抵抗成分を有する素子または抵抗素子として機能する。第4のトランジスタ104は、第8の配線128の電位を、ノード142に供給するタイミングを選択する機能を有し、スイッチングトランジスタとして機能する。入力用トランジスタとして機能する。第6のトランジスタ106は、第10の配線130の電位を、ノード141に供給するタイミングを選択する機能を有し、スイッチングトランジスタとして機能する。第7のトランジスタ107は、第11の配線131の電位を、ノード141に供給するタイミングを選択する機能を有し、スイッチングトランジスタとして機能する。第8のトランジスタ108は、第9の配線129の電位を、ノード142に供給するタイミングを選択する機能を有し、スイッチングトランジスタとして機能する。0100ただし、第1のトランジスタ101〜第8のトランジスタ108は、上記説明した機能を有していれば、トランジスタとは限定されない。理回路などを適用してもよい。入力用トランジスタとして機能する第5のトランジスタ105は、ノード141の電位を上昇させてオフするタイミングを選択する機能を有していれば、PN接合ダイオードまたはダイオード接続したトランジスタなどを適用してもよい。0101図1と同様に動作するものであれば、各トランジスタの配置および数などは図1に限定されない。施の形態では、セット期間、選択期間、リセット期間、非選択期間は、それぞれ図3(A)〜図3(D)に示す実線のように導通がとれていればよい。)、ダイオード、スイッチ、さまざまな論理回路などを新たに配置してもよい。図1図30102さらに、図1と同様に動作するものであれば、本実施の形態のフリップフロップの駆動タイミングは、図2のタイミングチャートに限定されない。図1図20103例えば、図6のタイミングチャートに示すように、第1の配線121、第2の配線122、第5の配線125にH信号を入力する期間を短くしてもよい。図6は、図2のタイミングチャートと比較して、信号がLレベルからHレベルに切り替わるタイミングが期間Ta1だけ遅延し、信号がHレベルからLレベルに切り替わるタイミングが期間Ta2だけ早くなっている。抑制、動作効率の向上などを図ることができる。図6のタイミングチャートを適用したフリップフロップは、リセット期間において、第3の配線123から出力される信号の立ち下がり時間を短くできる。ノード141の電位がLレベルとなるタイミングが、期間Ta1+期間Ta2だけ遅延するので、第5の配線125に入力されているL信号が、電流能力の大きい(チャネル幅が大きい)第1のトランジスタ101を介して第3の配線123に供給されるからである。図2のタイミングチャートと共通するところは、共通の符号を用いてその説明を省略する。図2図60104期間Ta1、期間Ta2および期間Tbの関係は、((Ta1+Tb)/(Ta1+Ta2+Tb))×100<10[%]とすることが望ましい。望ましくは、((Ta1+Tb)/(Ta1+Ta2+Tb))×100<5[%]とすることが望ましい。期間Ta1≒期間Ta2とすることが望ましい。0105図1と同様に動作するものであれば、第1の配線121〜第11の配線131は、自由に接続することができる。図5(A)に示すように、第2のトランジスタ102の第1の電極、第4のトランジスタ104の第1の電極、第6のトランジスタ106の第1の電極、第7のトランジスタ107の第1の電極および第8のトランジスタ108の第1の電極が、第6の配線506に接続されてもよい。第5のトランジスタ105の第1の電極、第3のトランジスタ103の第1の電極および第3のトランジスタ103のゲート電極が、第5の配線505に接続されてもよい。図5(B)に示すように、第3のトランジスタ103の第1の電極および第3のトランジスタ103のゲート電極が、第7の配線507に接続されてもよい。ここで、第1の配線501、第2の配線502、第3の配線503および第4の配線504は、図1(A)の第1の配線121、第2の配線122、第3の配線123および第5の配線125に相当する。図1図50106図5(A)、(B)のフリップフロップは、配線数を削減できるため、歩留まりの向上およびレイアウト面積の縮小を図ることができる。図5(A)、(B)のフリップフロップは、信頼性の向上および動作効率の向上を図ることができる。図5(B)のフリップフロップは、第6の配線506に供給する電位を小さくできるため、第2のトランジスタ102および第6のトランジスタ106のしきい値電圧のシフトを抑制できる。図50107図5(A)に示したフリップフロップの上面図の一例を図29に示す。導電層2901は、第1のトランジスタ101の第1の電極として機能する部分を含み、配線2951を介して第4の配線504と接続される。導電層2902は第1のトランジスタ101の第2の電極として機能する部分を含み、配線2952を介して第3の配線503と接続される。導電層2903は、第1のトランジスタ101のゲート電極、および第4のトランジスタ104のゲート電極として機能する部分を含む。導電層2904は、第2のトランジスタ102の第1の電極、第6のトランジスタ106の第1の電極、第4のトランジスタ104の第1の電極、および第8のトランジスタ108の第1の電極として機能する部分を含み、第6の配線506と接続される。導電層2905は、第2のトランジスタ102の第2の電極として機能する部分を含み、配線2954を介して第3の配線503と接続される。導電層2906は第2のトランジスタ102のゲート電極、および第6のトランジスタ106のゲート電極として機能する部分を含む。導電層2907は、第3のトランジスタ103の第1の電極として機能する部分を含み、配線2955を介して第5の配線505と接続される。導電層2908は、第3のトランジスタ103の第2の電極、および第4のトランジスタ104の第2の電極として機能する部分を含み、配線2956を介して導電層2906と接続される。導電層2909は、第3のトランジスタ103のゲート電極として機能する部分を含み、配線2955を介して第5の配線505と接続される。導電層2910は、第5のトランジスタ105の第1の電極として機能する部分を含み、配線2959を介して第5の配線505と接続される。導電層2911は、第5のトランジスタ105の第2の電極、および第7のトランジスタ107の第2の電極として機能する部分を含み、配線2958を介して導電層2903と接続される。導電層2912は、第5のトランジスタ105のゲート電極として機能する部分を含み、配線2960を介して第1の配線501と接続される。導電層2913は、第6のトランジスタ106の第2の電極として機能する部分を含み、配線2957を介して導電層2903と接続される。導電層2914は、第7のトランジスタ107のゲート電極として機能する部分を含み、配線2962を介して第2の配線502と接続される。導電層2915は、第8のトランジスタ108のゲート電極として機能する部分を含み、配線2961を介して導電層2912と接続される。導電層2916は、第8のトランジスタ108の第2の電極として機能する部分を含み、配線2953を介して導電層2906と接続される。配線2955、配線2956、配線2957、配線2958、配線2959、配線2960または配線2961よりも、配線の幅が小さいことを特徴とする。配線の長さが大きいことを特徴とする。配線2962の抵抗値を大きくすることを特徴とする。することで、リセット期間において、導電層2914の電位が、Hレベルになるタイミングを遅延させることができる。よって、リセット期間において、第7のトランジスタ107がオンするタイミングを遅延させることができるので、第3の配線503の信号を早くLレベルにすることができる。ノード141がLレベルになるタイミングが遅延し、その遅延の期間にL信号が第1のトランジスタ101を介して、第3の配線503に供給されるからである。いう)と同様なものであり、同様のプロセスおよび材料によって形成されている。0110第1のトランジスタ101のゲート電極、第1の電極および第2の電極として機能する部分は、それぞれを含む導電層と半導体層2981とが重なって形成される部分である。分は、それぞれを含む導電層と半導体層2982とが重なって形成される部分である。第3のトランジスタ103のゲート電極、第1の電極および第2の電極として機能する部分は、それぞれを含む導電層と半導体層2983とが重なって形成される部分である。第4のトランジスタ104のゲート電極、第1の電極および第2の電極として機能する部分は、それぞれを含む導電層と半導体層2984とが重なって形成される部分である。第5のトランジスタ105のゲート電極、第1の電極および第2の電極として機能する部分は、それぞれを含む導電層と半導体層2985とが重なって形成される部分である。第6のトランジスタ106のゲート電極、第1の電極および第2の電極として機能する部分は、それぞれを含む導電層と半導体層2986とが重なって形成される部分である。第7のトランジスタ107のゲート電極、第1の電極および第2の電極として機能する部分は、それぞれを含む導電層と半導体層2987とが重なって形成される部分である。第8のトランジスタ108のゲート電極、第1の電極および第2の電極として機能する部分は、それぞれを含む導電層と半導体層2988とが重なって形成される部分である。0111続いて、上述した本実施の形態のフリップフロップを有するシフトレジスタの構成および駆動方法について説明する。0112本実施の形態のシフトレジスタの構成について図7を参照して説明する。図7のシフトレジスタは、n個のフリップフロップ(フリップフロップ701_1〜フリップフロップ701_n)を有する。図70113図7のシフトレジスタの接続関係について説明する。図7のシフトレジスタにおいて、i段目のフリップフロップ701_i(フリップフロップ701_1〜フリップフロップ701_nのうちいずれか一)は、図1(A)に示した第1の配線121が、第7の配線717_i−1に接続される。図1(A)に示した第2の配線122が、第7の配線717_i+1に接続される。図1(A)に示した第3の配線123が、第7の配線717_iに接続される。図1(A)に示した第4の配線124、第8の配線128、第9の配線129、第10の配線130および第11の配線131が、第5の配線715に接続される。線712に接続され、偶数段目のフリップフロップでは第3の配線713に接続される。1段目のフリップフリップ701_1の図1(A)に示す第1の配線121は、第1の配線711に接続される。n段目のフリップフロップ701_nの図1(A)に示す第2の配線122は、第6の配線716に接続される。図1図70114第1の配線711、第2の配線712、第3の配線713、第6の配線716を、それぞれ第1の信号線、第2の信号線、第3の信号線、第4の信号線と呼んでもよい。第4の配線714、第5の配線715を、それぞれ第1の電源線、第2の電源線と呼んでもよい。0115次に、図10に示したシフトレジスタの動作について、図8のタイミングチャートおよび図9のタイミングチャートを参照して説明する。間と帰線期間に分割されている。力が開始されて、第7の配線717_nからの選択信号の出力が終了するまでの期間である。帰線期間は、第7の配線717_nからの選択信号の出力が終了して、第7の配線717_1からの選択信号の出力が開始されるまでの期間である。図10図8図90116第4の配線714にはV1の電位が供給され、第5の配線715にはV2の電位が供給される。0117第1の配線711、第2の配線712、第3の配線713および第6の配線716には、それぞれ図8に示す信号811、信号812、信号813および信号816が入力される。ここで、信号811、信号812、信号813および信号816は、H信号の電位がV1、L信号の電位がV2のデジタル信号である。号813および信号816を、それぞれスタート信号、第1のクロック信号、第2のクロック信号(反転クロック信号)およびリセット信号と呼んでもよい。図80118ただし、第1の配線711〜第6の配線716には、それぞれさまざまな信号、電位および電流が入力されてもよい。0119第7の配線717_1〜第7の配線717_nからは、それぞれH信号の電位がV1、L信号の電位がV2の、デジタル信号817_1〜817_nが出力される。図10に示すように、第7の配線717_1〜第7の配線717_nから、それぞれバッファ1001_1〜バッファ1001_nを介して信号が出力されてもよい。図10のシフトレジスタは、シフトレジスタの出力信号と、各フリップフロップの転送信号と、を分割できるので、動作させやすい。図100120図10に示すシフトレジスタが有するバッファ1001_1〜バッファ1001_nの一例について、図99(A)および図99(B)を参照して説明する。図99(A)に示すバッファ8000は、配線8011と配線8012の間にインバータ8001a、インバータ8001bおよびインバータ8001cが接続されることで、配線8011に入力される信号の反転信号が、配線8012から出力される。配線8011と配線8012の間に接続されるインバータの数に限定はなく、例えば配線8011と配線8012の間に偶数個のインバータが接続される場合は、配線8011に入力される信号と同じ極性の信号が配線8012から出力される。図99(B)のバッファ8100に示すように、直列に接続されたインバータ8002a、インバータ8002bおよびインバータ8002cと、直列に配置されたインバータ8003a、インバータ8003bおよびインバータ8003cが、並列に接続されてもよい。図99(B)のバッファ8100は、トランジスタの特性のバラツキを平均化できるため、配線8012から出力される信号の遅延およびなまりを低減できる。インバータ8002aおよびインバータ8003aの出力、ならびにインバータ8002bおよびインバータ8003bの出力は、接続されてもよい。図10図990121図99(A)において、インバータ8001aが有するトランジスタのW<インバータ8001bが有するトランジスタのW<インバータ8001cが有するトランジスタのW、とすることが好ましい。インバータ8001aが有するトランジスタのWが小さいことで、フリップフロップの駆動能力(具体的には図1(A)のトランジスタ101のW/Lの値)を小さくできるので、本発明のシフトレジスタのレイアウト面積を小さくできるからである。同様に、図99(B)において、インバータ8002aが有するトランジスタのW<インバータ8002bが有するトランジスタのW<インバータ8002cが有するトランジスタのW、とすることが好ましい。同様に、図99(B)において、インバータ8003aが有するトランジスタのW<インバータ8003bが有するトランジスタのW<インバータ8003cが有するトランジスタのW、とすることが好ましい。インバータ8002aが有するトランジスタのW=インバータ8003aが有するトランジスタのW、インバータ8002bが有するトランジスタのW=インバータ8003bが有するトランジスタのW、インバータ8002cが有するトランジスタのW=インバータ8003cが有するトランジスタのW、とすることが好ましい。図1図990122図99(A)および図99(B)に示すインバータとしては、入力された信号を反転して出力できるものであれば特に限定されない。図99(C)に示すように、第1のトランジスタ8201および第2のトランジスタ8202によって、インバータを構成してもよい。第1の配線8211には信号が入力され、第2の配線8212からは信号が出力され、第3の配線8213にはV1が供給され、第4の配線8214にはV2が供給される。図99(C)のインバータは、第1の配線8211にH信号を入力すると、V1−V2を第1のトランジスタ8201と第2のトランジスタ8202で分割した電位(第1のトランジスタ8201のW/L<第2のトランジスタ8202のW/L)を、第2の配線8212から出力する。図99(C)のインバータは、第1の配線8211にL信号を入力すると、V1−Vth8201(Vth8201:第1のトランジスタ8201のしきい値電圧)を第2の配線8212から出力する。図990123図99(D)に示すように、第1のトランジスタ8301、第2のトランジスタ8302、第3のトランジスタ8303および第4のトランジスタ8304によってインバータを構成してもよい。第1の配線8311には信号が入力され、第2の配線8312からは信号が出力され、第3の配線8313および第5の配線8315にはV1が供給され、第4の配線8314および第6の配線8316にはV2が供給される。このとき、ノード8341は電位をLレベルとするため、第1のトランジスタ8301はオフする。図99(D)のインバータは、第1の配線8311にL信号を入力すると、V1を第2の配線8312から出力する。電圧)となると、ノード8341が浮遊状態となる。その結果、ノード8341の電位が、ブートストラップ動作によってV1+Vth8301(Vth8301:第1のトランジスタ8301のしきい値電圧)よりも高くなるので、第1のトランジスタ8301はオンする。第1のトランジスタ8301は、ブートストラップ用トランジスタとして機能するため、第2の電極とゲート電極との間に容量素子が配置されてもよい。図990124図30(A)に示すように、第1のトランジスタ8401、第2のトランジスタ8402、第3のトランジスタ8403および第4のトランジスタ8404によってインバータを構成してもよい。図30(A)のインバータは、2入力型のインバータであり、ブートストラップ動作が可能である。第1の配線8411には信号が入力され、第2の配線8412には反転信号が入力され、第3の配線8413からは信号が出力される。第4の配線8414および第6の配線8416にはV1が供給され、第5の配線8415および第7の配線8417にはV2が供給される。図30(A)のインバータは、第1の配線8411にL信号、第2の配線8412にH信号を入力すると、V2を第3の配線8413から出力する。このとき、ノード8441の電位はV2となるため、第1のトランジスタ8401はオフする。第2の配線8412にL信号を入力すると、V1を第3の配線8413から出力する。このとき、ノード8441の電位がV1−Vth8403(Vth8403:第3のトランジスタ8403のしきい値電圧)となると、ノード8441が浮遊状態となる。ノード8441の電位が、ブートストラップ動作によってV1+Vth8401(Vth8401:第1のトランジスタ8401のしきい値電圧)よりも高くなるので、第1のトランジスタ8401はオンする。第1の配線8411および第2の配線8412のうち一方には、図1(A)に示す第3の配線123を接続し、他方には図1(A)に示すノード142を接続するとよい。図1図300125図30(B)に示すように、第1のトランジスタ8501、第2のトランジスタ8502および第3のトランジスタ8503によって、インバータを構成してもよい。図30(B)のインバータは、2入力型のインバータであり、ブートストラップ動作が可能である。第1の配線8511には信号が入力され、第2の配線8512には反転信号が入力され、第3の配線8513からは信号が出力される。第4の配線8514および第6の配線8516にはV1が供給され、第5の配線8515にはV2が供給される。図30(B)のインバータは、第1の配線8511にL信号、第2の配線8512にH信号を入力すると、V2を第3の配線8513から出力する。このとき、ノード8541の電位はV2となるため、第1のトランジスタ8501はオフする。図30(B)のインバータは、第1の配線8511にH信号、第2の配線8512にL信号を入力すると、V1を第3の配線8513から出力する。このとき、ノード8541の電位がV1−Vth8503(Vth8503:第3のトランジスタ8503のしきい値電圧)となると、ノード8541が浮遊状態となる。圧)よりも高くなるので、第1のトランジスタ8501はオンする。第1のトランジスタ8501は、ブートストラップ用トランジスタとして機能するため、第2の電極とゲート電極との間に容量素子が配置されてもよい。第1の配線8511および第2の配線8512のうち一方には、図1(A)に示す第3の配線123を接続し、他方には図1(A)に示すノード142を接続するとよい。図1図300126図30(C)に示すように、第1のトランジスタ8601、第2のトランジスタ8602、第3のトランジスタ8603および第4のトランジスタ8604によって、インバータを構成してもよい。図30(C)のインバータは、2入力型のインバータであり、ブートストラップ動作が可能である。第1の配線8611には信号が入力され、第2の配線8612には反転信号が入力され、第3の配線8613からは信号が出力される。第4の配線8614にはV1が供給され、第5の配線8615および第6の配線8616にはV2が供給される。図30(C)のインバータは、第1の配線8611にL信号、第2の配線8612にH信号を入力すると、V2を第3の配線8613から出力する。このとき、ノード8641の電位はV2となるため、第1のトランジスタ8601はオフする。図30(C)のインバータは、第1の配線8611にH信号、第2の配線8612にL信号を入力すると、V1を第3の配線8613から出力する。このとき、ノード8641の電位がV1−Vth8603(Vth8603:第3のトランジスタ8603のしきい値電圧)となると、ノード8641が浮遊状態となる。その結果、ノード8641の電位が、ブートストラップ動作によってV1+Vth8601(Vth8601:第1のトランジスタ8601のしきい値電圧)よりも高くなるので、第1のトランジスタ8601はオンする。第1のトランジスタ8601は、ブートストラップ用トランジスタとして機能するため、第2の電極とゲート電極の間に容量素子が配置されてもよい。第1の配線8611および第2の配線8612のうち一方には、図1(A)に示す第3の配線123を接続し、他方には図1(A)に示すノード142を接続するとよい。図1図300127図7において、フリップフロップ701_iのスタート信号として、第7の配線717_i−1から出力される信号を用い、リセット信号として、第7の配線717_i+1から出力される信号を用いる。フリップフロップ701_1のスタート信号は、第1の配線711から入力される。線716から入力される。第7の配線717_1から出力される信号を用いてもよいし、第7の配線717_2から出力される信号を用いてもよい。ダミーのフリップフロップを新たに配置して、ダミーのフリップフロップの出力信号を用いてもよい。することで、配線数および信号数を減らすことができる。図70128図9に示すように、例えば、フリップフロップ701_iが選択期間となると、第7の配線717_iからH信号(選択信号)が出力される。このとき、フリップフロップ701_i+1は、セット期間となる。その後、フリップフロップ701_iがリセット期間となって、第7の配線717_iからL信号が出力される。このとき、フリップフロップ701_i+1は、選択期間となる。その後、フリップフロップ701_iが非選択期間となって、第7の配線717_iからL信号が出力されたままとなる。このとき、フリップフロップ701_i+1は、リセット期間となる。図90129こうして、図7のシフトレジスタは、選択信号を第7の配線717_1から順に第7の配線717_nまで出力できる。図7のシフトレジスタは、第7の配線717_1〜第7の配線717_nを走査できる。図70130本実施の形態のフリップフロップを適用したシフトレジスタは、高速動作が可能なので、より高精細な表示装置、またはより大型の表示装置に適用できる。態のフリップフロップを適用したシフトレジスタは、工程の簡略化、製造コストの削減および歩留まりの向上を図ることができる。方法について説明する。本実施の形態の表示装置は、少なくとも本実施の形態のフリップフロップを有していればよい。0132本実施の形態の表示装置の構成について、図11を参照して説明する。置は、信号線駆動回路1101、走査線駆動回路1102および画素部1104を有する。号線S1〜Sm、走査線駆動回路1102から行方向に伸張して配置された複数の走査線G1〜Gn、および信号線S1〜Smならびに走査線G1〜Gnに対応してマトリクス状に配置された複数の画素1103を有する。号線S1〜Smのうちいずれか一)、走査線Gi(走査線G1〜Gnのうちいずれか一)と接続される。図110133走査線駆動回路1102として、本実施の形態のシフトレジスタを適用することができる。信号線駆動回路1101にも本実施の形態のシフトレジスタを用いてもよい。0134走査線G1〜Gnは、図7および図10に示した第7の配線717_1〜第7の配線717_nに接続される。図10図70135信号線および走査線は、単に配線と呼んでもよい。信号線駆動回路1101および走査線駆動回路1102を、それぞれを駆動回路と呼んでもよい。0136画素1103は、少なくとも1つのスイッチング素子、1つの容量素子および画素電極を有している。画素1103は、複数のスイッチング素子または複数の容量素子を有していてもよい。容量素子は、必ずしも必要ではない。和領域で動作するトランジスタを有していてもよい。画素1103は、液晶素子またはEL素子などの表示素子を有していてもよい。スイッチング素子としては、トランジスタおよびPN接合ダイオードを用いることができる。スイッチング素子としてトランジスタを用いる場合は、トランジスタが線形領域で動作することが望ましい。査線駆動回路1102が、Nチャネル型のトランジスタのみで構成される場合は、スイッチング素子としてNチャネル型トランジスタを用いることが望ましい。動回路1102が、Pチャネル型のトランジスタのみで構成される場合は、スイッチング素子としてPチャネル型トランジスタを用いることが望ましい。号線駆動回路1101は、絶縁基板1105上に形成されない。信号線駆動回路1101は、単結晶基板上、SOI基板上または絶縁基板1105とは別の絶縁基板上に形成されている。線S1〜Smと接続される。成されていてもよいし、信号線駆動回路1101の一部を構成する回路が絶縁基板1105上に形成されてもよい。ビデオ信号はデジタル信号でもよいし、アナログ信号でもよい。ビデオ信号は、1フレームごとに正極と負極が反転してもよいし(フレーム反転駆動)、1行ごとに正極と負極が反転してもよい(ゲートライン反転駆動)。ビデオ信号は、1列ごとに正極と負極が反転してもよいし(ソースライン反転駆動)、1行および1列ごとに正極と負極が反転してもよい(ドット反転駆動)。信号線S1〜Smに点順次駆動で入力されてもよいし、線順次駆動で入力されてもよい。定電圧を信号線S1〜Smに入力してもよい。プリチャージ電圧などの一定電圧は、1ゲート選択期間ごと、1フレームごとに入力することが望ましい。0139走査線駆動回路1102は、走査線G1〜Gnに信号を入力し、走査線G1〜Gnを1行目から順に選択(以下、走査するともいう)する。走査線駆動回路1102は、選択された走査線に接続される複数の画素1103を選択する。ここで、1つの走査線が選択されている期間を1ゲート選択期間と呼び、当該走査線が選択されていない期間を非選択期間と呼ぶ。走査信号の最大値は、ビデオ信号の最大値または信号線の最大電圧よりも大きく、走査信号の最小値は、ビデオ信号の最小値または信号線の最小電圧よりも小さいことを特徴とする。0140画素1103が選択されている場合には、信号線駆動回路1101から信号線を介して、画素1103にビデオ信号が入力される。合には、画素1103は、選択期間に入力されたビデオ信号(ビデオ信号に対応した電位)を保持している。0141図示はしないが、信号線駆動回路1101および走査線駆動回路1102には、複数の電位および複数の信号が供給されている。0142次に、図11に示した表示装置の動作について、図12のタイミングチャートを参照して説明する。図12において、1画面分の画像を表示する期間に相当する1フレーム期間を示す。1フレーム期間は特に限定はしないが、画像を見る人がちらつき(フリッカ)を感じないように、1/60秒以下とすることが好ましい。図11図120143図12のタイミングチャートでは、1行目の走査線G1、i行目の走査線Gi、i+1行目の走査線Gi+1およびn行目の走査線Gnがそれぞれ選択されるタイミングを示している。図120144図12において、例えばi行目の走査線Giが選択され、走査線Giに接続される複数の画素1103が選択される。走査線Giに接続される複数の画素1103は、それぞれビデオ信号を入力され、ビデオ信号に応じた電位を保持する。その後、i行目の走査線Giが非選択になって、i+1行目の走査線Gi+1が選択され、走査線Gi+1に接続される複数の画素1103が選択される。数の画素1103は、それぞれビデオ信号を入力され、ビデオ信号に応じた電位を保持する。このように、1フレーム期間において、走査線G1から走査線Gnまで順に選択され、各々の走査線に接続される画素1103も順に選択される。高速動作が可能となるので、より高精細、またはより大型化を図ることができる。本実施の形態の表示装置は、工程の簡略化、製造コストの削減および歩留まりの向上を図ることができる。0146図11の表示装置は、高速動作が必要な信号線駆動回路1101と、走査線駆動回路1102および画素部1104と、を別々の基板上に形成する。そのため、走査線駆動回路1102が有するトランジスタの半導体層、および画素1103が有するトランジスタの半導体層として、アモルファスシリコンを用いることができる。略化を図ることができ、製造コストの削減や歩留まりの向上を図ることができる。本実施の形態の表示装置は、大型化を図ることができる。導体層として、ポリシリコンや単結晶シリコンを用いても、製造工程の簡略化を図ることができる。基板上に形成する場合は、走査線駆動回路1102が有するトランジスタの半導体層、および画素1103が有するトランジスタの半導体層として、ポリシリコンまたは単結晶シリコンを用いるとよい。0148図11のように、画素を選択し、画素に独立してビデオ信号を書き込むことができれば、各駆動回路の数や配置などは図11に限定されない。図110149例えば、図13に示すように、走査線G1〜走査線Gnが第1の走査線駆動回路1302aおよび第2の走査線駆動回路1302bによって走査されてもよい。動回路1302aおよび第2の駆動回路1302bは、図11に示した走査線駆動回路1102と同様の構成であり、同じタイミングで走査線G1〜走査線Gnを走査する。第1の走査線駆動回路1302aおよび第2の駆動回路1302bを、それぞれ第1の駆動回路、第2の駆動回路と呼んでもよい。動回路1302bのうち他方が走査線G1〜走査線Gnを走査できるため、冗長性を持つことができる。荷を図11に比べ半分程度にできる。延およびなまりを低減できる。図13の表示装置は、第1の走査線駆動回路1302aの負荷および第2の走査線駆動回路1302bの負荷が低減されるので、走査線G1〜走査線Gnを高速に走査することができる。走査線G1〜走査線Gnを高速に走査することができるので、パネルの大型化またはパネルの高精細化を可能にできる。図11の構成と共通するところは共通の符号を用いてその説明を省略する。図11図130151別の例として、図14は、画素にビデオ信号を高速に書き込むことができる表示装置である。号を入力し、偶数行目の画素1103には偶数列目の信号線からビデオ信号を入力する。図14の表示装置は、走査線G1〜走査線Gnのうち奇数段目の走査線が、第1の走査線駆動回路1402aによって走査され、走査線G1〜走査線Gnのうち偶数段目の走査線が、第2の走査線駆動回路1402bによって走査される。線駆動回路1402aに入力されるスタート信号は、第2の走査線駆動回路1402bに入力されるスタート信号よりも、クロック信号の1/4周期分遅延して入力される。図140152図14の表示装置は、1フレーム期間において各信号線、1列ごとに正極のビデオ信号と、負極のビデオ信号と、を入力するだけで、ドット反転駆動をすることができる。図14の表示装置は、1フレーム期間ごとに、各信号線に入力するビデオ信号の極性を反転することで、フレーム反転駆動をすることができる。図140153図14の表示装置の動作について、図15のタイミングチャートを参照して説明する。図15のタイミングチャートでは、1行目の走査線G1、i−1行目の走査線Gi−1、i行目の走査線Gi、i+1行目の走査線Gi+1およびn行目の走査線Gnが、それぞれ選択されるタイミングを示している。図15のタイミングチャートでは、1つの選択期間を選択期間aと選択期間bに分割している。図15のタイミングチャートでは、図14の表示装置が、ドット反転駆動およびフレーム反転駆動する場合について説明する。図14図150154図15において、例えばi行目の走査線Giの選択期間aは、i−1行目の走査線Gi−1の選択期間bと重なっている。目の走査線Gi+1の選択期間aと重なっている。したがって、選択期間aにおいて、i−1行j+1列目の画素1103に入力されるビデオ信号と同様のものが、i行j列目の画素1103に入力される。選択期間bにおいて、i行j列目の画素1103に入力されるビデオ信号と同様のものが、i+1行j+1列目の画素1103に入力される。選択期間bにおいて画素1103に入力されるビデオ信号が、本来のビデオ信号であり、選択期間aにおいて画素1103に入力されるビデオ信号が、画素1103のプリチャージ用のビデオ信号である。したがって、画素1103それぞれは、選択期間aにおいてi−1行j+1列目の画素1103に入力されるビデオ信号によってプリチャージしたあとに、選択期間bにおいて本来(i行j列目)のビデオ信号を入力する。容易に実現することができる。示装置は、1フレーム期間において信号線各々は同じ極性のビデオ信号が入力されるため、各信号線の充放電が少なく、低消費電力化を実現できる。図14の表示装置は、ビデオ信号を入力するためのICの負荷が大幅に低減されるため、ICの発熱およびICの消費電力などを低減することができる。駆動回路1402aおよび第2の走査線駆動回路1402bの駆動周波数を約半分にできるため、省電力化を図ることができる。図140156本実施の形態の表示装置は、画素1103の構成および駆動方法によって、さまざまな駆動方法を行うことができる。査線を複数回走査してもよい。0157図11、図13および図14の表示装置は、画素1103の構成によって別の配線などを追加してもよい。線などを追加してもよい。新たに走査線を追加する場合には、本実施の形態のシフトレジスタを適用した走査線駆動回路を、新たに追加してもよい。容量線が画素部に配置されていてもよい。図11図13図140158本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容または内容の一部を、別の図で述べた内容または内容の一部にも適用、あるいは組み合わせることができる。これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。0159本実施の形態の各々の図で述べた内容または内容の一部を、別の実施の形態の図で述べた内容または内容の一部にも適用、あるいは組み合わせることができる。本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態にも適用できる。組み合わせることができる。0161(実施の形態2)本実施の形態では、実施の形態1とは別のフリップフロップ、当該フリップフロップを有する駆動回路、および当該駆動回路を有する表示装置の構成ならびに駆動方法について説明する。分または同様な機能を有する部分の詳細な説明は省略する。0162本実施の形態のフリップフロップの構成は、実施の形態1と同様のフリップフロップの構成を用いることができる。よって、本実施の形態では、フリップフロップの構成の説明を省略する。フリップフロップを駆動するタイミングが実施の形態1とは異なる。実施の形態の駆動タイミングを図1(B)、図1(C)、図4(A)、図4(B)、図4(C)、図5(A)および図5(B)のフリップフロップと自由に組み合わせて実施することもできる。本実施の形態の駆動タイミングは、実施の形態1に記載の駆動タイミングと、自由に組み合わせて実施することもできる。図1図4図50164本実施の形態のフリップフロップの動作について、図1(A)のフリップフロップおよび図16のタイミングチャートを参照して説明する。図16のタイミングチャートを、セット期間、選択期間、リセット期間、非選択期間に分割して説明する。セット期間は、第1のセット期間および第2のセット期間に分割され、選択期間は第1の選択期間および第2の選択期間に分割される。図1図160165第1の配線121、第5の配線125および第2の配線122には、それぞれ図16に示す信号1621、信号1625および信号1622が入力される。第3の配線123からは、図16に示す信号1623が出力される。ここで、信号1621、信号1625、信号1622および信号1623は、それぞれ図2に示した信号221、信号225、信号222および信号223に相当する。号および出力信号と呼んでもよい。図16図20166本実施の形態のフリップフロップは、基本的には実施の形態1で説明したフリップフロップと同様に動作する。本実施の形態のフリップフロップは、第1の配線121にH信号が入力されるタイミングが、クロック信号の1/4周期分遅延しているところが、実施の形態1のフリップフロップと異なる。0167本実施の形態のフリップフロップは、図16に示す第1のセット期間(A1)、第2のセット期間(A2)、リセット期間(C)および非選択期間(D)において、それぞれ図2に示した非選択期間(D)、セット期間(A)、リセット期間(C)および非選択期間(D)と同様の動作をするので説明を省略する。図160168図17に示すように、本実施の形態のフリップフロップは、第2の配線122にH信号を入力するタイミングを、クロック信号の1/4周期分遅延させることで、出力信号の立ち下がり時間を大幅に短くすることができる。図17を適用した本実施の形態のフリップフロップは、図17に示す第1のリセット期間において、第5の配線125にL信号が入力され、ノード141の電位がおおむねV1+Vth101まで下がる。第3の配線123には、W/Lの値が大きい第1のトランジスタ101を介して、L信号が入力される。そのため、第3の配線123の電位が、HレベルからLレベルになるまでの時間を大幅に短くできる。その後、図17を適用した本実施の形態のフリップフロップは、図17(C2)に示す第2のリセット期間において、第7のトランジスタ107がオンして、ノード141の電位がV2となる。このときのノード142の電位(電位1642)は、V1−Vth103となって、第3のトランジスタ103がオンするため、L信号が第3の配線123から出力される。図170169本実施の形態のフリップフロップは、実施の形態1に示したフリップフロップと同様の効果を得ることができる。0170続いて、上述した本実施の形態のフリップフロップを有するシフトレジスタの構成および駆動方法について説明する。0171本実施の形態のシフトレジスタの構成について、図18を参照して説明する。図18のシフトレジスタは、n個のフリップフロップ(フリップフロップ1801_1〜フリップフロップ1801_n)を有する。図180172図18のシフトレジスタの接続関係について説明する。図18のシフトレジスタにおいて、i段目のフリップフロップ1801_i(フリップフロップ1801_1〜フリップフロップ1801_nのうちいずれか一)では、図1(A)に示した第1の配線121が、第10の配線1820_i−1に接続される。図1(A)に示した第2の配線122が、第10の配線1820_i+2に接続される。図1(A)に示した第3の配線123が、第10の配線1820_iに接続される。図1(A)に示した第4の配線124、第8の配線128、第9の配線129、第10の配線130および第11の配線131が、第7の配線1817に接続される。線1815に接続される。図1(A)に示す第6の配線126および第7の配線127が、第6の配線1816に接続される。1段目のフリップフロップ1801_1において、図1(A)に示す第1の配線121が、第1の配線1811に接続される。n−1段目のフリップフロップ1801_n−1において、図1(A)に示す第2の配線122が、第9の配線1819に接続される。n段目のフリップフロップ1801_nにおいて、図1(A)に示す第2の配線122が、第8の配線1818に接続される。図1図180173本実施の形態のフリップフロップに、図17のタイミングチャートを適用した場合は、i段目のフリップフロップ1801_iにおいて、図1に示す第2の配線122は、第10の配線1820_i+3と接続される。したがって、n−3段目のフリップフロップ1801_n−3において、図1(A)に示す第2の配線122には、新たに追加した配線が接続される。図1図170174第1の配線1811、第2の配線1812、第3の配線1813、第4の配線1814、第5の配線1815、第8の配線1818および第9の配線1819を、それぞれ第1の信号線、第2の信号線、第3の信号線、第4の信号線、第5の信号線、第6の信号線および第7の配線と呼んでもよい。第6の配線1816および第7の配線1817を、それぞれ第1の電源線および第2の電源線と呼んでもよい。0175次に、図18に示したシフトレジスタの動作について、図19のタイミングチャートおよび図20のタイミングチャートを参照して説明する。ここで、図19のタイミングチャートは、走査期間と帰線期間とに分割されている。図18図19図200176第6の配線1816には、V1の電位が供給される。第7の配線1817には、V2の電位が供給される。信号1918および信号1919が入力される。号の電位がV1、L信号の電位がV2のデジタル信号である。号1912、信号1913、信号1914、信号1915、信号1918および信号1919を、それぞれスタート信号、第1のクロック信号、第2のクロック信号、第3のクロック信号、第4のクロック信号、第1のリセット信号および第2のリセット信号と呼んでもよい。電流が入力されてもよい。号の電位がV2のデジタル信号1920_1〜1920_nが出力される。実施の形態1と同様に、第10の配線1820_1〜1820_nにそれぞれバッファ接続することで、動作させやすくできる。力される信号を用いる。ここで、フリップフロップ1801_1のスタート信号は、第1の配線1811から入力される。号は、第9の配線1819から入力される。フリップフロップ1801_nの第1のリセット信号は、第8の配線1818から入力される。フリップフロップ1801_n−1の第2のリセット信号として、第10の配線1820_1から出力される信号を用い、フリップフロップ1801_nの第1のリセット信号として、第10の配線1820_2から出力される信号を用いてもよい。フリップフロップ1801_n−1の第2のリセット信号として、第10の配線1820_2から出力される信号を用い、フリップフロップ1801_nの第1のリセット信号として、第10の配線1820_3から出力される信号を用いてもよい。号および第2のリセット信号として用いてもよい。することで、配線数および信号数を減らすことができる。0181図20に示すように、例えば、フリップフロップ1801_iが、第1の選択期間となると、第10の配線1820_iからH信号(選択信号)が出力される。このとき、フリップフロップ1801_i+1は、第2のセット期間となる。その後、フリップフロップ1801_iが、第2の選択期間となっても、第10の配線1820_iからは、H信号が出力されたままである。その後、フリップフロップ1801_iが、リセット期間となると、第10の配線1820_iからL信号が出力される。このとき、フリップフロップ1801_i+1は、第2の選択期間となる。その後、フリップフロップ1801_iが、非選択期間となっても、第10の配線1820_iからは、L信号が出力されたままである。このとき、フリップフロップ1801_i+1は、リセット期間となる。図200182こうして、図18のシフトレジスタは、選択信号を、第10の配線1820_1から順に第10の配線1820_nまで出力できる。図18のシフトレジスタは、フリップフロップ1801_iの第2の選択期間と、フリップフリップ1801_i+1の第1の選択期間とが同一の期間となるため、同じ期間に第10の配線1820_iと第10の配線1820_i+1から選択信号を出力できる。図180183本実施の形態のフリップフロップを適用したシフトレジスタは、高精細な表示装置または大型表示装置に適用できる。本実施の形態のシフトレジスタは、実施の形態1に示したシフトレジスタと同様の効果を得ることができる。本実施の形態の表示装置は、少なくとも本実施の形態のフリップフロップを有していればよい。0185本実施の形態の表示装置の構成について、図21を参照して説明する。置は、走査線G1〜走査線Gnが、走査線駆動回路2102によって走査される。図21の表示装置は、奇数行目の画素1103には、奇数行目の信号線からビデオ信号を入力し、偶数行目の画素1103には、偶数行目の信号線からビデオ信号を入力する。図11の構成と共通するところは、共通の符号を用いてその説明を省略する。用することによって、1つの走査線駆動回路によって、図14の表示装置と同様の動作ができる。その結果、図14の表示装置と同様の効果を得ることができる。図14図210187図13と同様に、走査線G1〜走査線Gnが、第1の走査線駆動回路2202aおよび第2の走査線駆動回路2202bによって走査されてもよい。置と同様の効果を得ることができる。その場合の構成を図22に示す。図13図220188本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容または内容の一部を、別の図で述べた内容または内容の一部にも適用、あるいは組み合わせることができる。これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成できる。0189本実施の形態の各々の図で述べた内容または内容の一部を、別の実施の形態の図で述べた内容または内容の一部にも適用、あるいは、組み合わせることができる。施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態にも適用、あるいは、組み合わせることができる。0191(実施の形態3)本実施の形態では、実施の形態1および実施の形態2とは別のフリップフロップ、当該フリップフロップを有する駆動回路、および当該駆動回路を有する表示装置の構成ならびに駆動方法について説明する。本実施の形態のフリップフロップは、フリップフロップの出力信号と、フリップフロップの転送信号と、を別々のトランジスタによって別々の配線から出力することを特徴とする。実施の形態1および実施の形態2と同様なものに関しては共通の符号を用いて示し、同一部分または同様な機能を有する部分の詳細な説明は省略する。0192本実施の形態のフリップフロップの基本構成について、図23を参照して説明する。図23に示すフリップフロップは、図1(A)のフリップフロップに、第9のトランジスタ109および第10のトランジスタ110を追加したものと同様である。図1図230193図23のフリップフロップの接続関係について説明する。第9のトランジスタ109の第1の電極が、第13の配線133に接続され、第9のトランジスタ109の第2の電極が、第12の配線132に接続され、第9のトランジスタ109のゲート電極が、ノード141に接続されている。続され、第10のトランジスタ110のゲート電極がノード142に接続されている。その他の接続関係は、図1(A)と同様である。図1図230194第13の配線133および第14の配線134を、それぞれ第5の信号線および第8の電源線と呼んでもよい。0195次に、図23に示したフリップフロップの動作について、図24のタイミングチャートを参照して説明する。ここで、図24のタイミングチャートを、セット期間、選択期間、リセット期間および非選択期間に分割して説明する。セット期間、リセット期間および非選択期間を合わせて非選択期間と呼ぶこともある。図23図240196第3の配線123および第12の配線132からは、それぞれ信号223、信号232が出力される。信号232はフリップフロップの出力信号であり、信号223はフリップフロップの転送信号である。信号223をフリップフロップの出力信号、信号232をフリップフロップの転送信号としてもよい。0197信号232をフリップフロップの出力信号、信号223をフリップフロップの転送信号として用いる場合は、第9のトランジスタ109のW/Lの値を、第1のトランジスタ101〜第10のトランジスタ110のW/Lの中で最大とするとよい。信号223をフリップフロップの出力信号、信号232をフリップフロップの転送信号として用いる場合は、第1のトランジスタ101のW/Lの値を、第1のトランジスタ101〜第10のトランジスタ110のW/Lの中で最大とするとよい。0198本実施の形態では、すでに述べたように、フリップフロップの出力信号と、フリップフロップの転送信号と、を別々のトランジスタによって別々の配線から出力することを特徴とする。図23のフリップフロップは、第1のトランジスタ101および第2のトランジスタ102によって、第3の配線123から信号を出力する。第9のトランジスタ109および第10のトランジスタ110は、第1のトランジスタ101および第2のトランジスタ102と同じように接続されるため、図24に示すように、第12の配線132から出力される信号(信号232)は、第3の配線123から出力される信号(信号223)とおおむね同じ波形である。図23図240199第1のトランジスタ101は、次の段の第5のトランジスタ105のゲート電極、および第8のトランジスタ108のゲート電極に電荷を供給できればよいので、第1のトランジスタ101のW/Lの値は、第5のトランジスタ105のW/Lの値の2倍以下とすることが好ましい。好ましくは第5のトランジスタ105のW/Lの値以下とするとよい。0200第9のトランジスタ109および第10のトランジスタ110は、それぞれ第1のトランジスタ101および第2のトランジスタ102と同様の機能を有する。第9のトランジスタ109および第10のトランジスタ110をバッファ部と呼んでもよい。続され、信号232に遅延、なまりなどが生じても、誤動作を防止することができる。出力信号の遅延、なまりなどの影響を受けないからである。図230202図23のフリップフロップは、実施の形態1および実施の形態2で説明したフリップフロップと同様の効果を得ることができる。図230203本実施の形態のフリップフロップは、図1(B)、図1(C)、図4(A)、図4(B)、図4(C)、図5(A)および図5(B)と自由に組み合わせて実施することができる。本実施の形態のフリップフロップは、実施の形態1に記載の駆動タイミングおよび実施の形態2に記載の駆動タイミングと、自由に組み合わせて実施することができる。図1図4図50204続いて、上述した本実施の形態のフリップフロップを有するシフトレジスタの構成および駆動方法について説明する。0205本実施の形態のシフトレジスタの構成について、図25を参照して説明する。図25のシフトレジスタは、n個のフリップフロップ(フリップフロップ2501_1〜フリップフロップ2501_n)を有する。図250206フリップフロップ2501_1〜フリップフロップ2501_n、第1の配線2511、第2の配線2512、第3の配線2513、第4の配線2514、第5の配線2515および第6の配線2516は、図7のフリップフロップ701_1〜フリップフロップ701_n、第1の配線711、第2の配線712、第3の配線713、第4の配線714、第5の配線715および第6の配線716に相当し、同様の信号または同様の電源電圧が入力される。第7の配線2517_1〜第7の配線2517_nと第8の配線2518_1〜第8の配線2518_nは、図7の第7の配線717_1〜第7の配線717_nに相当する。図70207次に、図25に示したシフトレジスタの動作について、図26のタイミングチャートを参照して説明する。図25図260208図25に示すシフトレジスタの動作は、図7に示したシフトレジスタの動作と比較して、出力信号と、転送信号とを、別々の配線に出力するところが異なる。号は、第7の配線2517_1〜第7の配線2517_nそれぞれに出力される。図25図70209図25のシフトレジスタは、第8の配線2518_1〜第8の配線2518_nに大きな負荷(抵抗および容量など)が接続されても、負荷の影響を受けずに動作することができる。図25のシフトレジスタは、第8の配線2518_1〜第8の配線2518_nのいずれかが、電源線または信号線とショートしても、正常動作を続けることができる。留まりの向上を図ることができる。図25のシフトレジスタは、各フリップフロップの転送信号と、各フリップフロップの出力信号と、を分割しているからである。施の形態2で説明したシフトレジスタと同様の効果を得ることができる。0211本実施の形態のシフトレジスタは、図7および図10のシフトレジスタと自由に組み合わせて実施することができる。本実施の形態のシフトレジスタは、実施の形態1および実施の形態2の記載と自由に組み合わせて実施することができる。装置を用いることができる。したがって、本実施の形態の表示装置は、実施の形態1および実施の形態2で説明した表示装置と同様の効果を得ることができる。図11図13図14図21図220213本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容または内容の一部を、別の図で述べた内容または内容の一部にも適用、あるいは、組み合わせることができる。分を組み合わせることにより、さらに多くの図を構成できる。0214本実施の形態の各々の図で述べた内容または内容の一部を、別の実施の形態の図で述べた内容または内容の一部にも適用、あるいは、組み合わせることができる。施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態にも適用、あるいは、組み合わせることができる。0216(実施の形態4)本実施の形態では、本明細書のフリップフロップが有するトランジスタに、Pチャネル型トランジスタを適用した場合について説明する。当該フリップフロップを有する駆動回路、および当該駆動回路を有する表示装置の構成ならびに駆動方法について説明する。0217本実施の形態のフリップフロップは、図1(A)のフリップフロップが有するトランジスタの極性を、Pチャネル型とした場合について説明する。したがって、図27のフリップフロップは、図1のフリップフロップと同様の効果を得ることができる。図1(B)、図1(C)、図4(A)、図4(B)、図4(C)、図5(A)、図5(B)および図23に示したフリップフロップが有するトランジスタの極性を、Pチャネル型とすることもできる。本実施の形態のフリップフロップは、実施の形態1乃至実施の形態3の記載と自由に組み合わせて実施することもできる。図1図23図27図4図50218本実施の形態のフリップフロップの基本構成について、図27を参照して説明する。図27に示すフリップフロップは、第1のトランジスタ2701〜第8のトランジスタ2708を有する。図1(A)の第1のトランジスタ101〜第8のトランジスタ108にそれぞれ対応する。対値(|Vth|)を上回ったとき(VgsがVthを下回ったとき)、導通状態になるものとする。図1図270219本実施の形態のフリップフロップは、第1のトランジスタ2701〜第8のトランジスタ2708が、全てPチャネル型トランジスタで構成されていることを特徴とする。したがって、本実施の形態のフリップフロップは、製造工程の簡略化、製造コストの削減および歩留まりの向上を図ることができる。0220図27のフリップフロップの接続関係は、図1(A)と同様なので省略する。図1図270221図27の第1の配線2721〜第11の配線2731は、図1の第1の配線121〜第11の配線131にそれぞれ相当する。図1図270222次に、図27に示したフリップフロップの動作について、図28のタイミングチャートを参照して説明する。ここで、図28のタイミングチャートをセット期間、選択期間、リセット期間および非選択期間に分割して説明する。セット期間、リセット期間および非選択期間を合わせて非選択期間と呼ぶこともある。転したものと、同様である。図27のフリップフロップは、図1(A)のフリップフロップと比較して、入力信号および出力信号のHレベルとLレベルとが反転しただけである。号222および信号223にそれぞれ相当する。図1図2図27図280224なお、図27のフリップフロップに供給されている電源電圧は、図1(A)のフリップフロップと比較して、V1とV2とが反転している。図1図270225まず、図28の(A)に示すセット期間における、フリップフロップの動作を説明する。ノード2741の電位2841がV2+|Vth2705|となる。ノード2741は、電位をV2+|Vth2705|に維持したまま浮遊状態となる。このとき、ノード2742では、電位2842がV1−θ(θ:任意の正の数)となる。第1のトランジスタ2701および第2のトランジスタ2702がオンしているため、H信号が第3の配線2723から出力される。図280226図28の(B)に示す選択期間における、フリップフロップの動作を説明する。ノード2741の電位2841がブートストラップ動作によって、V2−|Vth2701|−γ(Vth2701:第1のトランジスタ2701のしきい値電圧、γ:任意の正の数)となる。よって、第1のトランジスタ2701がオンするので、L信号が第3の配線2723から出力される。図280227図28の(C)に示すリセット期間における、フリップフロップの動作を説明する。第7のトランジスタ2707がオンするため、ノード2741の電位2841は、V1となる。よって、第1のトランジスタ2701がオフする。このとき、ノード2742の電位2842は、V2+|Vth2703|となり、第2のトランジスタ2702がオンする。よって、H信号が、第3の配線2723から出力される。図280228図28の(D)に示す非選択期間における、フリップフロップの動作を説明する。ノード2741の電位2841はV1のままである。ノード2742の電位2842もV2+|Vth2703|のままなので、第2のトランジスタ2702はオンのままである。よって、H信号が、第3の配線2723から出力される。図280229本実施の形態のシフトレジスタは、本実施の形態のフリップフロップを、実施の形態1乃至実施の形態3に記載のシフトレジスタと、自由に組み合わせて実施することができる。図10および図25のシフトレジスタと、自由に組み合わせて実施することができる。本実施の形態のシフトレジスタは、実施の形態1乃至実施の形態3に記載のシフトレジスタと比較して、HレベルとLレベルが反転している。図10図25図70230本実施の形態の表示装置は、本実施の形態のシフトレジスタを、実施の形態1乃至実施の形態3に記載の表示装置と、自由に組み合わせて実施することができる。由に組み合わせて実施することができる。態1乃至実施の形態3に記載の表示装置と比較して、HレベルとLレベルが反転している。図11図13図14図21図220231本実施の形態において、さまざまな図を用いて述べてきたが、各々の図で述べた内容または内容の一部を、別の図で述べた内容または内容の一部にも適用、あるいは、組み合わせることができる。分を組み合わせることにより、さらに多くの図を構成できる。0232本実施の形態の各々の図で述べた内容、または内容の一部を、別の実施の形態の図で述べた内容、または内容の一部にも適用、あるいは、組み合わせることができる。本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成できる。例、応用した場合の一例および関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態にも適用、あるいは、組み合わせることができる。動回路について説明する。0235図31の信号線駆動回路について説明する。線5612、第3の配線5613および配線5621_1〜5621_Mを有する。スイッチ群5602_1〜5602_Mそれぞれは、第1のスイッチ5603a、第2のスイッチ5603bおよび第3のスイッチ5603cを有する。図310236ドライバIC5601は、第1の配線5611、第2の配線5612、第3の配線5613および配線5621_1〜5621_Mに接続される。スイッチ群5602_1〜5602_Mそれぞれは、第1の配線5611、第2の配線5612、第3の配線5613およびスイッチ群5602_1〜5602_Mそれぞれに対応した配線5621_1〜5621_Mのうちいずれかに接続される。配線5621_1〜5621_Mそれぞれは、第1のスイッチ5603a、第2のスイッチ5603bおよび第3のスイッチ5603cを介して、3つの信号線に接続される。J列目の配線5621_J(配線5621_1〜配線5621_Mのうちいずれか一)は、スイッチ群5602_Jが有する第1のスイッチ5603a、第2のスイッチ5603bおよび第3のスイッチ5603cを介して、信号線Sj−1、信号線Sjおよび信号線Sj+1に接続される。成されていることが望ましい。スイッチ群5602_1〜5602_Mは、実施の形態1および実施の形態2に示した画素部と、同一基板上に形成されていることが望ましい。したがって、ドライバIC5601とスイッチ群5602_1〜5602_MとはFPCなどを介して接続するとよい。0239次に、図31に示した信号線駆動回路の動作について、図32のタイミングチャートを参照して説明する。図32のタイミングチャートは、i行目の走査線Giが選択されている場合のタイミングチャートを示している。間は、第1のサブ選択期間T1、第2のサブ選択期間T2および第3のサブ選択期間T3に分割されている。図31の信号線駆動回路は、他の行の走査線が選択されている場合でも、図32と同様の動作をする。図31図320240図32のタイミングチャートは、J列目の配線5621_Jが、第1のスイッチ5603a、第2のスイッチ5603bおよび第3のスイッチ5603cを介して、信号線Sj−1、信号線Sjおよび信号線Sj+1に接続される場合について示している。図320241図32のタイミングチャートは、i行目の走査線Giが選択されるタイミング、第1のスイッチ5603aのオン・オフのタイミング5703a、第2のスイッチ5603bのオン・オフのタイミング5703b、第3のスイッチ5603cのオン・オフのタイミング5703cおよびJ列目の配線5621_Jに入力される信号5721_Jを示している。期間T2および第3のサブ選択期間T3において、それぞれ別のビデオ信号が入力される。第1のサブ選択期間T1において、配線5621_Jに入力されるビデオ信号は、信号線Sj−1に入力される。第2のサブ選択期間T2において、配線5621_Jに入力されるビデオ信号は、信号線Sjに入力される。第3のサブ選択期間T3において、配線5621_Jに入力されるビデオ信号は、信号線Sj+1に入力される。第1のサブ選択期間T1、第2のサブ選択期間T2および第3のサブ選択期間T3において、配線5621_Jに入力されるビデオ信号を、それぞれDataj−1、DatajおよびDataj+1とする。0243図32に示すように、第1のサブ選択期間T1において、第1のスイッチ5603aがオンし、第2のスイッチ5603bおよび第3のスイッチ5603cがオフする。このとき、配線5621_Jに入力されるDataj−1が、第1のスイッチ5603aを介して信号線Sj−1に入力される。第2のサブ選択期間T2では、第2のスイッチ5603bがオンし、第1のスイッチ5603aおよび第3のスイッチ5603cがオフする。このとき、配線5621_Jに入力されるDatajが、第2のスイッチ5603bを介して信号線Sjに入力される。第3のサブ選択期間T3では、第3のスイッチ5603cがオンし、第1のスイッチ5603aおよび第2のスイッチ5603bがオフする。このとき、配線5621_Jに入力されるDataj+1が、第3のスイッチ5603cを介して信号線Sj+1に入力される。図320244以上のことから、図31の信号線駆動回路は、1ゲート選択期間を3つに分割することで、1ゲート選択期間中に、1つの配線5621から、3つの信号線にビデオ信号を入力することができる。成される基板と、画素部が形成されている基板との接続数を、信号線の数に比べて約1/3にすることができる。接続数が約1/3になることによって、図31の信号線駆動回路は、信頼性、歩留まりなどを向上できる。図310245本実施の形態の信号線駆動回路を、実施の形態1乃至実施の形態4に示した表示装置に適用することによって、さらに画素部が形成されている基板と、外部基板との接続数を減らすことができる。上を図ることができる。図31と同様なものに関しては、共通の符号を用いて示し、同一部分または同様な機能を有する部分の詳細な説明は省略する。図31図330247図33における第1のトランジスタ5903aは、図31における第1のスイッチ5603aに相当する。図33における第2のトランジスタ5903bは、図31における第2のスイッチ5603bに相当する。図31における第3のスイッチ5603cに相当する。極が配線5621_Jに接続され、第2の電極が信号線Sj−1に接続され、ゲート電極が第1の配線5611に接続される。線5612に接続される。第3のトランジスタ5903cは、第1の電極が配線5621_Jに接続され、第2の電極が信号線Sj+1に接続され、ゲート電極が第3の配線5613に接続される。0249第1のトランジスタ5903a、第2のトランジスタ5903bおよび第3のトランジスタ5903cは、それぞれスイッチングトランジスタとして機能する。第1のトランジスタ5903a、第2のトランジスタ5903bおよび第3のトランジスタ5903cはそれぞれ、ゲート電極に入力される信号がHレベルのときにオンとなり、ゲート電極に入力される信号がLレベルのときにオフとなる。0250第1のスイッチ5603a、第2のスイッチ5603bおよび第3のスイッチ5603cとして、Nチャネル型のトランジスタを用いることによって、トランジスタの半導体層として、アモルファスシリコンを用いることができるため、製造工程の簡略化、製造コストの削減や歩留まりの向上を図ることができる。装置を、作製することも可能となる。トランジスタの半導体層として、ポリシリコンや多結晶シリコンを用いても、製造工程の簡略化を図ることができる。ページトップへこの技術を出願した法人この情報を共有FacebookTwitterGoogle+LinkedInこの技術を発明した人物この情報を共有FacebookTwitterGoogle+LinkedInページトップへ関連する挑戦したい社会課題この情報を共有FacebookTwitterGoogle+LinkedIn交通渋滞のない社会を実現する交通渋滞のない社会を実現すると、移動時のストレスがなくなり、廃棄ガス量の減少など環境問題の解決にも大きく貢献します。交通渋滞によって生じる経済的な損失は非常に大きく、2017年には国内だけで年...最終更新日:2018/06/18環境にやさしいエネルギーを実現する環境にやさしいエネルギーの実現は、経済成長と環境や健康面への配慮を両立させる社会につながります。イノベーションを導く多くの企業が膨大な労力と費用をかけて新たな市場や事業を生み出そうとしている中「イノベーション」にかかわるデータのニーズはかつてないほどの高まりを見せいます。