FETを駆動することから始まる。インダクタの電流が引き込み電流のレベルに達すると、比較器からの信号によってPWMクロックは電流が減る方向に変化する。目標電流値(2.2Aと0.75A)が保持電流レベルに設定されると、PWMクロックは保持電流以下に電流値が低下するようにレベルを維持する。FETとしては、ドレイン‐ソース間の抵抗が極力小さいものを使用する。FETによる降下電圧を差し引いた電圧)が印加されることになり、コイル電流の高速な立ち上がり特性が得られる。PWMクロックのデューティサイクルが90%の場合、電池の有効電圧を50.4Vにできる。FETを選定する際には、所定の引き込み電流を供給できることが前提となる。この選定においては、ディレーティング条件として十分なマージンを持たせることが望ましい。引き込み電流の少なくとも2倍のドレイン電流が得られるものが適切である。FETのドレイン‐ソース間電圧に対してもマージンを要する。ここでも2倍のマージンがおおむね妥当である。必要なマージンは使用条件に依存する。安全性がクリティカルな問題でないシステムなら、ディレーティング条件を緩くできる。逆に、安全性第一のシステムでは厳格なディレーティングを必要とする。その場合、機能的な要件だけでなく、すべての設計要求を理解して対処しなければならない。FETとしてはnチャンネル/エンハンスメント型のものが最良の選択肢となるだろう。ハイサイドとローサイドの両方に同じものを使用してもよい。FETは、適切なゲート‐ソース間電圧でターンオンするようにブートストラップする必要がある。FETドライブ用ICに対して使用できる。必要なブートストラップ容量に対する計算式は、ICのデータシートから得られるだろう。FETと並列に配置する。このコンデンサがインダクタへの初期電流を供給するとともに、スイッチングノイズを吸収する役割も果たす。このコンデンサは負荷であるソレノイドの特性に整合するように選定しなければならない。コンデンサは電流の遅れを補償し、初期電流を供給するが、その選定に当たっては、電流の位相を進めて電力バランスを図ることではなく、最初のターンオン時に十分な電流を供給できるようにすることがより重要である。電源が駆動回路から遠く離れている場合などにはこの点が重要になる。resistance:等価直列抵抗)が小さいセラミックコンデンサが最適である。本稿の例では、PWM回路のスイッチングに伴う電圧低下を2V以下にすることが必要だった。コンデンサはPWMクロックの90%のデューティサイクル、すなわち7.2μsの期間にわたってインダクタに電流を供給できなければならない。これらの条件を満たすために必要なコンデンサの容量値は次の式から計算できる。これを変形すると、次式が得られる。ここで、dVは電圧低下の値で2V、Iは引き込み電流で2.2A、RはコンデンサのESRであり、PWM周波数に対しては100mΩとなる。これを解くと、C=2.2A×7.2μs/(2V−(0.1Ω×2.2A))=8.9μFが得られる。引き込み電流が流れるときの負荷電圧の低下を2V以下にするには、コンデンサの容量値は8.9μF以上でなければならない。コンデンサを選択する際には、この計算値に近い容量値で入手が容易なものを選ぶ。コンデンサの定格電圧が、少なくとも電源電圧の2倍以上のものを選択する。ショットキダイオード(例えば「1N5804」)を使用し、インダクタがターンオフしたときに発生する逆起電圧を吸収する。それにより、ターンオフを高速化するとともに、駆動回路への影響を低減する。電流制御ループには電流検出抵抗と比較器が含まれる。比較器は電流検出抵抗からの電圧と目標電流の設定電圧とを比較する。目標電流の設定電圧を抵抗分割した電圧により電流値が設定される。このような動作に対応する回路を図6に示す。イネーブル/ディセーブル信号と目標電流の設定信号のタイミングはクリティカルである。目標電流の設定値をハイレベルの引き込み電流値に設定すると同時に、イネーブル/ディセーブル信号をハイにしなければならない。ターンオンの完了後には、電流設定値をローの保持電流のレベルにする。イネーブル信号が持続されていれば、この設定電流がソレノイドに供給される。LLC.ITmediaはアイティメディア株式会社の登録商標です。