×この技術を簡単クリック査定この機能をご利用いただくには、会員登録(無料)が必要です。出願した特許の牽制数、引用された数などを知る事ができます。気になる技術や特許をブックマークしておけば、いつでも後から読むことができます。後で印刷するために、公報をPDFでダウンロードできます。会員登録してastamuseを使えば、もっと簡単に便利にお使いいただけます。会員登録(無料)「astamuse」は世界中の挑戦したい社会課題に挑戦し、未来を創る人のプラットフォームです。MOSIC,バイポーラ・MOSIC※この項目の情報は公開日時点(2019年7月18日)のものです。直列に接続されたメモリセル200と、メモリセルを選択して第2信号線及びワード線を駆動する駆動回路213と、書き込み電位のいずれかを選択して第1信号線に出力する駆動回路212と、ビット線の電位と参照電位とを比較する読み出し回路211と、書き込み電位及び参照電位を生成して駆動回路および読み出し回路に供給する、電位生成回路214と、を有する。メモリセルの一は、ビット線及びソース線に接続された第1のトランジスタと、第1、第2の信号線に接続された第2のトランジスタと、ワード線、ビット線及びソース線に接続された第3のトランジスタを有する。第2のトランジスタは、酸化物半導体層を含む。第1のトランジスタのゲート電極と、第2のトランジスタのソース電極またはドレイン電極の一方が接続される。憶装置と、電力の供給がなくなっても記憶内容は保持される不揮発性記憶装置とに大別される。Memory)がある。DRAMは、記憶素子を構成するトランジスタを選択してキャパシタに電荷を蓄積することで、情報を記憶する。上述の原理から、DRAMでは、情報を読み出すとキャパシタの電荷は失われることになるため、データの読み込みの度に、再度の書き込み動作が必要となる。記憶素子を構成するトランジスタにはリーク電流が存在し、トランジスタが選択されていない状況でも電荷が流出、または流入するため、データの保持期間が短い。このため、所定の周期で再度の書き込み動作(リフレッシュ動作)が必要であり、消費電力を十分に低減することは困難である。電力の供給がなくなると記憶内容が失われるため、長期間の記憶の保持には、磁性材料や光学材料を利用した別の記憶装置が必要となる。AccessMemory)がある。SRAMは、フリップフロップなどの回路を用いて記憶内容を保持するため、リフレッシュ動作が不要であり、この点においてはDRAMより有利である。フリップフロップなどの回路を用いているため、記憶容量あたりの単価が高くなるという問題がある。代表例としては、フラッシュメモリがある。点を有している(例えば、特許文献1参照)。書き込みの際に生じるトンネル電流によって記憶素子を構成するゲート絶縁層が劣化するため、書き込みを何度も繰り返すことによって記憶素子が機能しなくなるという問題が生じる。この問題を回避するために、例えば、各記憶素子の書き込み回数を均一化する手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。このような手法を採用しても、根本的な寿命の問題が解消するわけではない。フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。フローティングゲートに電荷を注入し、または、その電荷を除去するためには、高い電圧が必要である。電荷の注入、または除去のためには比較的長い時間を要し、書き込み、消去の高速化が容易ではないという問題もある。新たな構造の半導体装置を提供する。半導体装置は、直列に接続されたメモリセル200と、メモリセルを選択して第2信号線及びワード線を駆動する駆動回路213と、書き込み電位のいずれかを選択して第1信号線に出力する駆動回路212と、ビット線の電位と参照電位とを比較する読み出し回路211と、書き込み電位及び参照電位を生成して駆動回路および読み出し回路に供給する、電位生成回路214と、を有する。メモリセルの一は、ビット線及びソース線に接続された第1のトランジスタと、第1、第2の信号線に接続された第2のトランジスタと、ワード線、ビット線及びソース線に接続された第3のトランジスタを有する。第2のトランジスタは、酸化物半導体層を含む。第1のトランジスタのゲート電極と、第2のトランジスタのソース電極またはドレイン電極の一方が接続される。0001開示する発明は、半導体素子を利用した半導体装置およびその作製方法に関するものである。憶装置と、電力の供給がなくなっても記憶内容は保持される不揮発性記憶装置とに大別される。Memory)がある。DRAMは、記憶素子を構成するトランジスタを選択してキャパシタに電荷を蓄積することで、情報を記憶する。0004上述の原理から、DRAMでは、情報を読み出すとキャパシタの電荷は失われることになるため、データの読み込みの度に、再度の書き込み動作が必要となる。記憶素子を構成するトランジスタにはリーク電流が存在し、トランジスタが選択されていない状況でも電荷が流出、または流入するため、データの保持期間が短い。このため、所定の周期で再度の書き込み動作(リフレッシュ動作)が必要であり、消費電力を十分に低減することは困難である。電力の供給がなくなると記憶内容が失われるため、長期間の記憶の保持には、磁性材料や光学材料を利用した別の記憶装置が必要となる。AccessMemory)がある。SRAMは、フリップフロップなどの回路を用いて記憶内容を保持するため、リフレッシュ動作が不要であり、この点においてはDRAMより有利である。フリップフロップなどの回路を用いているため、記憶容量あたりの単価が高くなるという問題がある。電力の供給がなくなると記憶内容が失われるという点については、DRAMと変わるところはない。0006不揮発性記憶装置の代表例としては、フラッシュメモリがある。点を有している(例えば、特許文献1参照)。0007しかし、書き込みの際に生じるトンネル電流によって記憶素子を構成するゲート絶縁層が劣化するため、書き込みを何度も繰り返すことによって記憶素子が機能しなくなるという問題が生じる。この問題を回避するために、例えば、各記憶素子の書き込み回数を均一化する手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。このような手法を採用しても、根本的な寿命の問題が解消するわけではない。フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。0008また、フローティングゲートに電荷を注入し、または、その電荷を除去するためには、高い電圧が必要である。電荷の注入、または除去のためには比較的長い時間を要し、書き込み、消去の高速化が容易ではないという問題もある。発明が解決しようとする課題0010上述の問題に鑑み、開示する発明の一態様では、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供することを目的の一とする。保持できるデータの多値化が容易な構成の半導体装置を提供することを目的の一とする。課題を解決するための手段0011本発明の一態様は、酸化物半導体を用いて形成されるトランジスタと、それ以外の材料を用いて形成されるトランジスタとの積層構造に係る半導体装置である。次のような構成を採用することができる。第3のドレイン電極とは、電気的に接続され、第1信号線と、第2のソース電極または第2のドレイン電極の他方とは、電気的に接続され、複数の第2信号線の一と、第2のゲート電極とは、電気的に接続され、複数のワード線の一と、第3のゲート電極とは電気的に接続された半導体装置である。0013なお、上記において、第1のゲート電極と、第2のソース電極または第2のドレイン電極の一方と、に電気的に接続された容量素子を有するのが好適である。0015上記において、半導体装置は、第1の選択線と、第2の選択線と、第1の選択線とゲート電極において電気的に接続された第4のトランジスタと、第2の選択線とゲート電極において電気的に接続された第5のトランジスタと、を有し、第2の配線は、第4のトランジスタを介して、第1のドレイン電極と、電気的に接続され、第1の配線は、第5のトランジスタを介して、第1のソース電極と、電気的に接続されるのが好適である。0016また、電位生成回路へは、昇圧回路で昇圧した電位が供給されることが好適である。域上の第1のゲート絶縁層と、第1のゲート絶縁層上の第1のゲート電極と、不純物領域と電気的に接続する第1のソース電極および第1のドレイン電極と、を有する。体層と、酸化物半導体層と電気的に接続する第2のソース電極および第2のドレイン電極と、を有する。板を採用するのが好適である。半導体材料はシリコンとするのが好適である。0020また、上記において、酸化物半導体層は、In−Ga−Zn−O系の酸化物半導体材料を含むことが好適である。酸化物半導体層は、In2Ga2ZnO7の結晶を含むことが好適である。酸化物半導体層の水素濃度は5×1019atoms/cm3以下とすることが好適である。第2のトランジスタのオフ電流は1×10−13A以下とすることが好適である。0021また、上記において、第2のトランジスタは、第1のトランジスタと重畳する領域に設けられた構成とすることができる。0022なお、本明細書において「上」や「下」という用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。「ゲート絶縁層上の第1のゲート電極」の表現であれば、ゲート絶縁層と第1のゲート電極との間に他の構成要素を含むものを除外しない。「上」「下」という用語は説明の便宜のために用いる表現に過ぎず、特に言及する場合を除き、その上下を入れ替えたものも含む。0023また、本明細書において「電極」や「配線」という用語は、これらの構成要素を機能的に限定するものではない。「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。「電極」や「配線」という用語は、複数の「電極」や「配線」が一体となって形成されている場合などをも含む。0024また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。0025なお、本明細書において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」とは、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。能を有する素子などが含まれる。0027また、一般に「SOI基板」は絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板をも含む概念として用いる。「SOI基板」が有する半導体層は、シリコン半導体層に限定されない。「SOI基板」における基板は、シリコンウェハなどの半導体基板に限らず、ガラス基板や石英基板、サファイア基板、金属基板などの非半導体基板をも含む。材料からなる層を有するものも、広く「SOI基板」に含まれる。本明細書において、「半導体基板」は、半導体材料のみからなる基板を指すに留まらず、半導体材料を含む基板全般を示すものとする。半導体基板」に含まれる。材料であればどのような材料であっても良い。シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、等がある。他に、有機半導体材料などを用いることもできる。酸化物半導体以外の材料のどちらを用いてもよい。発明の効果0029本発明の一態様では、下部に酸化物半導体以外の材料を用いたトランジスタを有し、上部に酸化物半導体を用いたトランジスタを有する半導体装置が提供される。0030酸化物半導体を用いたトランジスタはオフ電流が極めて小さいため、これを用いることにより極めて長期にわたり記憶内容を保持することが可能である。作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。0031また、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。従来の不揮発性メモリのようにフローティング(浮遊)ゲートへの電荷の注入と引き抜きを行う必要がないため、ゲート絶縁層の劣化が全く生じることがない。本発明に係る半導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。トランジスタのオン状態、オフ状態の切り替えによって、情報の書き込みが行われるため、高速動作も容易に実現しうる。フラッシュメモリなどにおいて必要とされる情報を消去するための動作が不要であるというメリットもある。材料を用いたトランジスタは、酸化物半導体を用いたトランジスタと比較して、さらなる高速動作が可能なため、これを用いることにより、記憶内容の読み出しを高速に行うことが可能である。0033さらに、昇圧回路を設けることで保持できるデータの多値化が容易となるため、記憶容量を向上させることが可能である。材料を用いたトランジスタと、酸化物半導体を用いたトランジスタとを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。用いたトランジスタの断面図。図6のA−A’断面におけるエネルギーバンド図(模式図)。(A)ゲート(GE1)に正の電圧(VG>0)が与えられた状態を示し、(B)ゲート(GE1)に負の電圧(VG<0)が与えられた状態を示す図。真空準位と金属の仕事関数(φM)、酸化物半導体の電子親和力(χ)の関係を示す図。Vgと(1/C)2との関係を示す図。説明するための書き込み動作及び読み出し動作のタイミングチャート図。説明するための回路図。ワード線WLとノードAの電位の関係を示すグラフ。半導体装置を説明するための読み出し動作のタイミングチャート図。半導体装置を用いた電子機器を説明するための図。図6実施例0036本発明の実施の形態の一例について、図面を用いて以下に説明する。本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。実際の位置、大きさ、範囲などを表していない場合がある。示された位置、大きさ、範囲などに限定されない。0038なお、本明細書における「第1」、「第2」、「第3」などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。0039(実施の形態1)本実施の形態では、開示する発明の一態様に係る半導体装置の構成および作製方法について、図1乃至図15を参照して説明する。図1図150040<半導体装置の回路構成>図1には、半導体装置の回路構成の一例を示す。Semiconductor)を用いたことを明示するために、OSの符号を合わせて付している。以下の実施の形態についても同様である。図10041ここで、トランジスタ160のゲート電極と、トランジスタ162のソース電極またはドレイン電極の一方とは、電気的に接続されている。Line:ビット線BLとも呼ぶ)とトランジスタ160のドレイン電極とは、電気的に接続されている。Line:第2信号線S2とも呼ぶ)と、トランジスタ162のゲート電極とは、電気的に接続されている。0042酸化物半導体以外の材料を用いたトランジスタ160は、酸化物半導体を用いたトランジスタと比較して、さらなる高速動作が可能なため、これを用いることにより、記憶内容の読み出しなどを高速に行うことが可能である。酸化物半導体を用いたトランジスタ162は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ162をオフ状態とすることで、トランジスタ160のゲート電極の電位を極めて長時間にわたって保持することが可能である。酸化物半導体を用いたトランジスタ162では、短チャネル効果が現れにくいというメリットもある。次のように、情報の書き込み、保持、読み出しが可能である。0044はじめに、情報の書き込みおよび保持について説明する。第4の配線の電位を、トランジスタ162がオン状態となる電位として、トランジスタ162をオン状態とする。これにより、第3の配線の電位が、トランジスタ160のゲート電極に与えられる(書き込み)。その後、第4の配線の電位を、トランジスタ162がオフ状態となる電位として、トランジスタ162をオフ状態とすることにより、トランジスタ160のゲート電極の電位が保持される(保持)。0045トランジスタ162のオフ電流は極めて小さいから、トランジスタ160のゲート電極の電位は長時間にわたって保持される。時間にわたって保持されることになる。時間にわたって保持される。0046次に、情報の読み出しについて説明する。上述のように、トランジスタ160のオン状態またはオフ状態が保持された状態において、第1の配線に所定の電位(低電位)が与えられると、トランジスタ160のオン状態またはオフ状態に応じて、第2の配線の電位は異なる値をとる。トランジスタ160がオン状態の場合には、第1の配線の電位の影響を受けて、第2の配線の電位が低下することになる。逆に、トランジスタ160がオフ状態の場合には、第2の配線の電位は変化しない。0047このように、情報が保持された状態において、第2の配線の電位を所定の電位と比較することで、情報を読み出すことができる。0048次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込みおよび保持と同様に行われる。第4の配線の電位を、トランジスタ162がオン状態となる電位として、トランジスタ162をオン状態とする。これにより、第3の配線の電位(新たな情報に係る電位)が、トランジスタ160のゲート電極に与えられる。第4の配線の電位を、トランジスタ162がオフ状態となる電位として、トランジスタ162をオフ状態とすることにより、新たな情報が保持された状態となる。0049このように、開示する発明に係る半導体装置は、再度の情報の書き込みによって直接的に情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要とされる消去動作が不要であり、消去動作に起因する動作速度の低下を抑制することができる。半導体装置の高速動作が実現される。0050なお、上記説明は、電子をキャリアとするn型トランジスタ(nチャネル型トランジスタ)を用いる場合についてのものであるが、n型トランジスタに代えて、正孔をキャリアとするp型トランジスタを用いることができるのはいうまでもない。0051また、トランジスタ160のゲート電極の電位の保持を容易にするために、トランジスタ160のゲート電極に、容量素子などを付加しても良いことはいうまでもない。0052<半導体装置の平面構成および断面構成>図2は、上記半導体装置の構成の一例である。図2(A)には、半導体装置の断面を、図2(B)には、半導体装置の平面を、それぞれ示す。ここで、図2(A)は、図2(B)の線A1−A2および線B1−B2における断面に相当する。図2(A)および図2(B)に示される半導体装置は、下部に酸化物半導体以外の材料を用いたトランジスタ160を有し、上部に酸化物半導体を用いたトランジスタ162を有するものである。トランジスタ160およびトランジスタ162は、いずれもn型トランジスタとして説明するが、p型トランジスタを採用しても良い。トランジスタ160は、p型とすることが可能である。純物領域120(これらをあわせて単に不純物領域とも呼ぶ)と、チャネル形成領域116上に設けられたゲート絶縁層108と、ゲート絶縁層108上に設けられたゲート電極110と、不純物領域114と電気的に接続するソース電極またはドレイン電極130a、ソース電極またはドレイン電極130bを有する。0054ここで、ゲート電極110の側面にはサイドウォール絶縁層118が設けられている。120上には金属化合物領域124が存在する。層106が設けられており、トランジスタ160を覆うように、層間絶縁層126および層間絶縁層128が設けられている。極またはドレイン電極130bは、層間絶縁層126および層間絶縁層128に形成された開口を通じて、金属化合物領域124と電気的に接続されている。域124を介して高濃度不純物領域120および不純物領域114と電気的に接続されている。極またはドレイン電極130bと同様に設けられた電極130cが電気的に接続されている。0055トランジスタ162は、層間絶縁層128上に設けられたゲート電極136dと、ゲート電極136d上に設けられたゲート絶縁層138と、ゲート絶縁層138上に設けられた酸化物半導体層140と、酸化物半導体層140上に設けられ、酸化物半導体層140と電気的に接続されているソース電極またはドレイン電極142a、ソース電極またはドレイン電極142bと、を有する。0056ここで、ゲート電極136dは、層間絶縁層128上に形成された絶縁層132に、埋め込まれるように設けられている。ゲート電極136dと同様に、ソース電極またはドレイン電極130aに接して電極136aが、ソース電極またはドレイン電極130bに接して電極136bが、電極130cに接して電極136cが、それぞれ形成されている。絶縁層144が設けられており、保護絶縁層144上には層間絶縁層146が設けられている。142a、ソース電極またはドレイン電極142bに接して形成されている。層146に設けられた開口を通じて、電極136a、電極136b、電極136cに接する電極150a、電極150b、電極150cが形成されている。0058ここで、酸化物半導体層140は水素などの不純物が十分に除去され、高純度化されているものであることが望ましい。具体的には、酸化物半導体層140の水素濃度は5×1019atoms/cm3以下、望ましくは5×1018atoms/cm3以下、より望ましくは5×1017atoms/cm3以下とする。水素濃度が十分に低減されて高純度化された酸化物半導体層140では、一般的なシリコンウェハ(リンやボロンなどの不純物元素が微量に添加されたシリコンウェハ)におけるキャリア濃度(1×1014/cm3程度)と比較して、十分に小さいキャリア濃度の値をとる。導体層140のキャリア濃度は1×1012/cm3以下、望ましくは、1×1011/cm3以下となる。特性のトランジスタ162を得ることができる。ドレイン電圧Vdが+1Vまたは+10Vの場合であって、ゲート電圧Vgが−5Vから−20Vの範囲では、オフ電流は1×10−13A以下である。このように、水素濃度が十分に低減され、真性化または実質的に真性化された酸化物半導体層140を適用し、トランジスタ162のオフ電流を低減することにより、新たな構成の半導体装置を実現することができる。Spectroscopy)で測定したものである。0059また、層間絶縁層146上には絶縁層152が設けられており、当該絶縁層152に埋め込まれるように、電極154a、電極154b、電極154c、電極154dが設けられている。ここで、電極154aは電極150aと接しており、電極154bは電極150bと接しており、電極154cは電極150cおよび電極150dと接しており、電極154dは電極150eと接している。0060つまり、図2に示される半導体装置では、トランジスタ160のゲート電極110と、トランジスタ162のソース電極またはドレイン電極142aとが、電極130c、電極136c、電極150c、電極154cおよび電極150dを介して電気的に接続されている。図20061<半導体装置の作製方法>次に、上記半導体装置の作製方法の一例について説明する。以下では、はじめに下部のトランジスタ160の作製方法について図3を参照して説明し、その後、上部のトランジスタ162の作製方法について図4および図5を参照して説明する。図3図4図50062<下部のトランジスタの作製方法>まず、半導体材料を含む基板100を用意する(図3(A)参照)。SOI基板などを適用することができる。ここでは、半導体材料を含む基板100として、単結晶シリコン基板を用いる場合の一例について示すものとする。図30063基板100上には、素子分離絶縁層を形成するためのマスクとなる保護層102を形成する(図3(A)参照)。窒化酸化シリコンなどを材料とする絶縁層を用いることができる。物元素やp型の導電性を付与する不純物元素を基板100に添加してもよい。半導体がシリコンの場合、n型の導電性を付与する不純物としては、例えば、リンや砒素などを用いることができる。p型の導電性を付与する不純物としては、例えば、硼素、アルミニウム、ガリウムなどを用いることができる。図30064次に、上記の保護層102をマスクとしてエッチングを行い、保護層102に覆われていない領域(露出している領域)の基板100の一部を除去する。導体領域104が形成される(図3(B)参照)。当該エッチングには、ドライエッチングを用いるのが好適であるが、ウェットエッチングを用いても良い。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することができる。図30065次に、半導体領域104を覆うように絶縁層を形成し、半導体領域104に重畳する領域の絶縁層を選択的に除去することで、素子分離絶縁層106を形成する(図3(B)参照)。当該絶縁層は、酸化シリコンや窒化シリコン、窒化酸化シリコンなどを用いて形成される。絶縁層の除去方法としては、CMPなどの研磨処理やエッチング処理などがあるが、そのいずれを用いても良い。層106の形成後には、上記保護層102を除去する。図30066次に、半導体領域104上に絶縁層を形成し、当該絶縁層上に導電材料を含む層を形成する。0067絶縁層は後のゲート絶縁層となるものであり、CVD法やスパッタリング法等を用いて得られる酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜の単層構造または積層構造とすると良い。他に、高密度プラズマ処理や熱酸化処理によって、半導体領域104の表面を酸化、窒化させることにより、上記絶縁層を形成してもよい。アンモニア、窒素、水素などの混合ガスを用いて行うことができる。絶縁層の厚さは特に限定されないが、例えば、1nm以上100nm以下とすることができる。0068導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材料を用いて形成することができる。導電材料を含む多結晶シリコンなどの半導体材料を用いて、導電材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、CVD法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。本実施の形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例について示すものとする。0069その後、絶縁層および導電材料を含む層を選択的にエッチングして、ゲート絶縁層108、ゲート電極110を形成する(図3(C)参照)。図30070次に、ゲート電極110を覆う絶縁層112を形成する(図3(C)参照)。導体領域104にリン(P)やヒ素(As)などを添加して、基板100との浅い接合深さの不純物領域114を形成する(図3(C)参照)。硼素(B)やアルミニウム(Al)などの不純物元素を添加すればよい。領域116が形成される(図3(C)参照)。ここで、添加する不純物の濃度は適宜設定することができるが、半導体素子が高度に微細化される場合には、その濃度を高くすることが望ましい。ここでは、絶縁層112を形成した後に不純物領域114を形成する工程を採用しているが、不純物領域114を形成した後に絶縁層112を形成する工程としても良い。図30071次に、サイドウォール絶縁層118を形成する(図3(D)参照)。層118は、絶縁層112を覆うように絶縁層を形成した後に、当該絶縁層に異方性の高いエッチング処理を適用することで、自己整合的に形成することができる。この際に、絶縁層112を部分的にエッチングして、ゲート電極110の上面と、不純物領域114の上面を露出させると良い。図30072次に、ゲート電極110、不純物領域114、サイドウォール絶縁層118等を覆うように、絶縁層を形成する。120等を覆うように金属層122を形成する(図3(E)参照)。該金属層122は、真空蒸着法やスパッタリング法、スピンコート法などの各種成膜方法を用いて形成することができる。料と反応して低抵抗な金属化合物となる金属材料を用いて形成することが望ましい。このような金属材料としては、例えば、チタン、タンタル、タングステン、ニッケル、コバルト、白金等がある。図30073次に、熱処理を施して、上記金属層122と半導体材料とを反応させる。120に接する金属化合物領域124が形成される(図3(F)参照)。ゲート電極110として多結晶シリコンなどを用いる場合には、ゲート電極110の金属層122と接触する部分にも、金属化合物領域が形成されることになる。図30074上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることができる。その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応の制御性を向上させるためには、ごく短時間の熱処理が実現できる方法を用いることが望ましい。形成することで、電気抵抗を十分に低減し、素子特性を向上させることができる。領域124を形成した後には、金属層122は除去する。0075次に、上述の工程により形成された各構成を覆うように、層間絶縁層126、層間絶縁層128を形成する(図3(G)参照)。層間絶縁層126や層間絶縁層128は、酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用いて形成することができる。ポリイミド、アクリル等の有機絶縁材料を用いて形成することも可能である。縁層126と層間絶縁層128の二層構造としているが、層間絶縁層の構成はこれに限定されない。層間絶縁層128の形成後には、その表面を、CMPやエッチング処理などによって平坦化しておくことが望ましい。金属化合物領域124にまで達する開口を形成し、当該開口に、ソース電極またはドレイン電極130a、ソース電極またはドレイン電極130bを形成する(図3(H)参照)。ソース電極またはドレイン電極130aやソース電極またはドレイン電極130bは、例えば、開口を含む領域にPVD法やCVD法などを用いて導電層を形成した後、エッチング処理やCMPといった方法を用いて、上記導電層の一部を除去することにより形成することができる。図30077なお、上記導電層の一部を除去してソース電極またはドレイン電極130aやソース電極またはドレイン電極130bを形成する際には、その表面が平坦になるように加工することが望ましい。要なタングステン膜、チタン膜、窒化チタン膜などを除去すると共に、その表面の平坦性を向上させることができる。形成することが可能となる。ソース電極またはドレイン電極130a、ソース電極またはドレイン電極130bとして用いることができる材料について特に限定はなく、各種導電材料を用いることができる。モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの導電性材料を用いることができる。図20079以上により、半導体材料を含む基板100を用いたトランジスタ160が形成される。上記工程の後には、さらに電極や配線、絶縁層などを形成しても良い。度に集積化した半導体装置を提供することができる。図4および図5は、層間絶縁層128上の各種電極や、トランジスタ162などの作製工程を示すものであるから、トランジスタ162の下部に存在するトランジスタ160等については省略している。図4図50081まず、層間絶縁層128、ソース電極またはドレイン電極130a、ソース電極またはドレイン電極130b、電極130c上に絶縁層132を形成する(図4(A)参照)。縁層132はPVD法やCVD法などを用いて形成することができる。酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用いて形成することができる。図40082次に、絶縁層132に対し、ソース電極またはドレイン電極130a、ソース電極またはドレイン電極130b、および、電極130cにまで達する開口を形成する。この際、後にゲート電極136dが形成される領域にも併せて開口を形成する。上記開口に埋め込むように、導電層134を形成する(図4(B)参照)。上記開口はマスクを用いたエッチングなどの方法で形成することができる。当該マスクは、フォトマスクを用いた露光などの方法によって形成することが可能である。エッチングとしてはウェットエッチング、ドライエッチングのいずれを用いても良いが、微細加工の観点からは、ドライエッチングを用いることが好適である。膜法を用いて行うことができる。導電層134の形成に用いることができる材料としては、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの導電性材料や、これらの合金、化合物(例えば窒化物)などが挙げられる。成する方法を適用することができる。130b、電極130cなど)の表面の酸化膜を還元し、下部電極との接触抵抗を低減させる機能を有する。制するバリア機能を備える。チタンや、窒化チタンなどによるバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。0084導電層134を形成した後には、エッチング処理やCMPといった方法を用いて導電層134の一部を除去し、絶縁層132を露出させて、電極136a、電極136b、電極136c、ゲート電極136dを形成する(図4(C)参照)。上記導電層134の一部を除去して電極136a、電極136b、電極136c、ゲート電極136dを形成する際には、表面が平坦になるように加工することが望ましい。形成することが可能となる。図40085次に、絶縁層132、電極136a、電極136b、電極136c、ゲート電極136dを覆うように、ゲート絶縁層138を形成する(図4(D)参照)。ゲート絶縁層138は、CVD法やスパッタリング法等を用いて形成することができる。アルミニウム、酸化ハフニウム、酸化タンタルなどを含むように形成するのが好適である。層138は、単層構造としても良いし、積層構造としても良い。原料ガスとして、シラン(SiH4)、酸素、窒素を用いたプラズマCVD法により、酸化窒化珪素でなるゲート絶縁層138を形成することができる。ゲート絶縁層138の厚さは特に限定されないが、例えば、10nm以上500nm以下とすることができる。層上の膜厚5nm以上300nm以下の第2のゲート絶縁層の積層とすると好適である。純度化された酸化物半導体)は、界面準位や界面電荷に対して極めて敏感であるため、このような酸化物半導体を酸化物半導体層に用いる場合には、ゲート絶縁層との界面は重要である。質化が要求されることになる。0087例えば、μ波(2.45GHz)を用いた高密度プラズマCVD法は、緻密で絶縁耐圧の高い高品質なゲート絶縁層138を形成できる点で好適である。導体層と高品質ゲート絶縁層とが接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。0088もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、高純度化された酸化物半導体層を用いる場合であっても、スパッタリング法やプラズマCVD法など他の方法を適用することができる。形成後の熱処理によって、膜質や酸化物半導体層との界面特性が改質される絶縁層を適用しても良い。面を形成できるものを形成すれば良い。不純物と酸化物半導体の主成分との結合が切断され、生成された未結合手がしきい値電圧(Vth)のシフトを誘発する。0090これに対して、酸化物半導体の不純物、特に水素や水などの不純物を極力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、強電界や高温などのストレスに対しても安定なトランジスタを得ることが可能である。加工して、島状の酸化物半導体層140を形成する(図4(E)参照)。Zn−O系などの酸化物半導体層を適用することができる。SiO2を含ませても良い。0093また、酸化物半導体層は、InMO3(ZnO)m(m>0)で表記される薄膜を用いることができる。Mとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。InMO3(ZnO)m(m>0)で表記される酸化物半導体膜のうち、MとしてGaを含む組成の酸化物半導体を、In−Ga−Zn−O系酸化物半導体と呼び、その薄膜をIn−Ga−Zn−O系酸化物半導体膜(In−Ga−Zn−O系非晶質膜)などと呼ぶこととする。ターゲットを用いて、非晶質の酸化物半導体層をスパッタリング法により形成することとする。非晶質の酸化物半導体層中にシリコンを添加することで、その結晶化を抑制することができるから、例えば、SiO2を2重量%以上10重量%以下含むターゲットを用いて酸化物半導体層を形成しても良い。ターゲットを用いることができる。ターゲットとして、In2O3:Ga2O3:ZnO=1:1:1[mol比]の組成比を有するターゲットなどを用いることもできる。ターゲットの充填率は90%以上100%以下、好ましくは95%以上(例えば99.9%)である。密な酸化物半導体層が形成される。希ガス(代表的にはアルゴン)と酸素との混合雰囲気とするのが好適である。有する化合物または水素化物などの不純物の濃度が数ppm程度(望ましくは数ppb程度)にまで除去された高純度ガスを用いるのが好適である。度を100°C以上600°C以下好ましくは200°C以上400°C以下とする。基板を加熱しながら酸化物半導体層を形成することにより、酸化物半導体層に含まれる不純物濃度を低減することができる。スパッタリングによる酸化物半導体層の損傷が軽減される。入し、金属酸化物をターゲットとして酸化物半導体層を形成する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることができる。段としては、ターボポンプにコールドトラップを加えたものであってもよい。層に含まれる不純物の濃度を低減できる。0098形成条件としては、例えば、基板とターゲットの間との距離が100mm、圧力が0.6Pa、直流(DC)電力が0.5kW、雰囲気が酸素(酸素流量比率100%)雰囲気、といった条件を適用することができる。時に発生する粉状物質(パーティクル、ゴミともいう)が軽減でき、膜厚分布も小さくなるため、好ましい。酸化物半導体層の厚さは、2nm以上200nm以下、好ましくは5nm以上30nm以下とする。適用する酸化物半導体材料により適切な厚さは異なるから、その厚さは用いる材料に応じて適宜選択すればよい。0099なお、酸化物半導体層をスパッタリング法により形成する前には、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層138の表面に付着しているゴミを除去するのが好適である。ここで、逆スパッタリングとは、通常のスパッタリング法においては、スパッタターゲットにイオンを衝突させるところ、逆に、処理表面にイオンを衝突させることによってその表面を改質する方法のことをいう。基板付近にプラズマを生成する方法などがある。エッチングには、ドライエッチング、ウェットエッチングのいずれを用いても良い。両方を組み合わせて用いることもできる。所望の形状にエッチングできるよう、材料に合わせてエッチング条件(エッチングガスやエッチング液、エッチング時間、温度等)を適宜設定する。塩素(Cl2)、塩化硼素(BCl3)、四塩化珪素(SiCl4)、四塩化炭素(CCl4)など)などがある。炭素(CF4)、六弗化硫黄(SF6)、三弗化窒素(NF3)、トリフルオロメタン(CHF3)など)、臭化水素(HBr)、酸素(O2)、これらのガスにヘリウム(He)やアルゴン(Ar)などの希ガスを添加したガス、などを用いても良い。結合型プラズマ)エッチング法を用いることができる。所望の形状にエッチングできるように、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)は適宜設定する。0103ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。ITO07N(関東化学社製)などを用いてもよい。0104次いで、酸化物半導体層に第1の熱処理を行うことが望ましい。この第1の熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第1の熱処理の温度は、300°C以上750°C以下、好ましくは400°C以上基板の歪み点未満とする。気下450°Cにおいて1時間の熱処理を行う。140は、大気に触れないようにし、水や水素の再混入が行われないようにする。0105なお、熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置であっても良い。Anneal)装置を用いることができる。銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて熱処理を行う装置である。0106例えば、第1の熱処理として、650°C〜700°Cの高温に加熱した不活性ガス中に基板を投入し、数分間加熱した後、当該不活性ガス中から基板を取り出すGRTA処理を行ってもよい。GRTA処理を用いると短時間での高温熱処理が可能となる。短時間の熱処理であるため、基板の歪み点を超える温度条件であっても適用が可能となる。0107なお、第1の熱処理は、窒素、または希ガス(ヘリウム、ネオン、アルゴン等)を主成分とする雰囲気であって、水、水素などが含まれない雰囲気で行うことが望ましい。熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上(すなわち、不純物濃度が1ppm以下、好ましくは0.1ppm以下)とする。0108第1の熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層が結晶化し、微結晶または多結晶となる場合もある。結晶化率が90%以上、または80%以上の微結晶の酸化物半導体層となる場合もある。