[0001]【発明の属する技術分野】本発明は半導体デバイス製造技術に係り、なかでも、ヘテロエピタキシャルウェハ上に製造され、高速動作が要求される高出力高周波パワーデバイス等の製造方法に関する。[0002]【従来の技術】半導体デバイスは、きわめて微細な構造を有するため、それを製作する半導体結晶は完全なものが要求される。完全な結晶をバルクの形では得ることが出来ない場合、バルクから得られた不完全な結晶の上にCVD法等でエピタキシャル(以下エピと略記)成長させ、より完全な結晶を積み、エピ層上に半導体デバイスを製造している。エピ成長の基板として、エピ層と同じ材質の基板を用いる場合と、エピ層と同じ材質の基板が得にくい場合、別の材質の基板を用いることがある。エピタキシャル結晶を別の材質の基板に成長させたウェハはヘテロエピタキシャルウェハと呼ばれる。like.【0003】ウェハ上にデバイスを製造した後、デバイスの放熱を向上させるため、裏面を研削し、薄くする工程が、発熱の多いパワーデバイス等の製造ではとられている。(g)に示すように、ダイシングマシンで碁盤の目の部分を切断しチップに分割している。GaAsのGaAsに比して熱伝導率が高いため、高周波高出力トランジスタの基板として、注目を集めている。基板としてSiを用いた場合でも、裏面研削を行い、Si層を薄くした方が放熱特性が向上する。layer,基板とエピ層の熱膨張差による残留応力によりウェハが反り、あるいはしわが発生するという問題点があった。5(c))、ガラス板4を剥がすと、図5(d)に示すように、ウェハに反りやしわが生じるのである。/Siウェハに限らず、ヘテロエピタキシャルウェハ上に発熱の大きい半導体デバイスを製造しウェハ裏面を研削し放熱性の優れたチップに分割しようとするとき生じる、ウェハの反り、しわの発生を防止せんとするものである。thickness,裏面を最終デバイス厚さまで研削し、チップに分割することを特徴とするヘテロエピタキシャルウェハ上のデバイスチップ製造方法、にある。SiC、ZnSe/GaAsが好適である。[0009]【発明の実施の形態】本発明が対象とするウェハは、ヘテロエピタキシャルウェハにおいてデバイスの放熱特性を高めるため裏面を研削するウェハである。ZnSe/GaAs等がある。これらのウェハ上には、フォトリソグラフィー工程で碁盤の目状に多数のデバイスがパターニングされ、裏面研削した後ダイシングにより分離されデバイスチップとなる。本発明では、パターニングの後、ウェハ表面から碁盤の目状チップ間にエピ層厚さ以上、最終デバイス厚さ以下の切れ目を入れたのち、裏面を最終デバイス厚さまで研削し、チップに分割することを特徴とする。切れ目を入れる方法としては、ダイシング、エッチング等がある。切れ目は、エピ層厚さ以上である必要がある。layer,エピ層と基板の熱膨張率差により存在していた応力が大いに緩和され、基板を研削したときの反り、しわの問題が解決する。substrate.【0010】切れ目をエピ層厚さを越えて基板のどの深さまで入れるかは、後工程の作業性により選択される。post-process.すなわち、研削深さ以上に切れ目を入れると、研削工程では、研削用ガラス基板に添付されているため一体性を保っているが、ガラス基板から剥すとチップに分離するため、その後の処理、例えば裏面に放熱のための金を蒸着、メッキする等のウェハとしての一体の処理を行うべき工程が存在するときは好ましくない。好ましくは、裏面研削後でも、ウェハとしての一体性を保ち、かつ最終的にはへきかい等により容易にチップに分割出来るのが望ましい。エピ層のみに切れ目を入れただけで、基板は切れ目が入っていない、あるいは僅かしか入っていないようにしても、チップへの分割に従来どうり、ダイシングマシンを用いて行うことも出来る。.【0011】切れ目の幅は、細いほど望ましいが、切れ目を入れる手段により制約を受けるが、従来法であるダイシングによるもの程度なら歩留低下の問題は生じない。occur.【0012】エッチングは、ドライ、ウエットどちらでも良いが、作業効率の点からウェットが好ましい。そのときは、保護皮膜でウェハ全体を覆い、碁盤の目状のエッチング対象部分をパターニングで除去し、エッチング液に浸漬する。エッチング液は、エピ層ばかりでなく基板まで切れ目を入れようとするときは、エピ層のエッチングが少なく基板をエッチングする液に途中から替えるねばならない。用いることができ、さらに、GaAsのエッチングが少なく、Si基板をエッチングする液としてKOH等があるのでエッチング液をこの順序で使用すればよい。エッチング液は、ヘテロエピタキシャルウェハのエピ層、基板の構成材料の種類により適宜選択される。切れ目の深さは、エッチング時間等で調節する。like.【0013】ダイシングは、深さ調節が可能で精度のあるダイシングマシンで行うのが望ましい。深さ10μmから900μmまで10μm間隔の精度で研削出来るダイシングマシンが市販されている。精度あるダイシングマシンがあるならば、その使用が望ましい。desirable.【0014】碁盤の目状に切れ目を入れたウェハは、通常のウェハ裏面研削工程と同じ工程で処理される。デバイスを作り込んだ表面はフォトレジスト等の保護膜を塗布したのち、ワックスで、ガラス基板に貼付され、ラッピングマシンで所望の厚さまで裏面が研削される。必要に応じて、裏面に金を蒸着、金メッキ層を形成した後、ガラス基板から剥され、チップに分割される。分割は、切れ目が適当な深さに入っていればへきかい等で行えるが、必要に応じてダイシングマシン等を使用する。チップに分割されたデバイスは、通常の方法で、金−スズ半田付で放熱性の優れたステム等にマウントされ、ボンディング、パッケージングされデバイスチップとして完成される。[0015]【実施例】本発明の詳細を好適実施例に基づき図面に従い説明する。図1は本実施例の製造方法を工程順に示した断面図である。12を3.5μmエピ成長させたウェハにリソグラフィー工程によりパワーFET3を700μm×700μmの碁盤の目状にパターニングした。次に、ダイシングソーにて、パターニングされた碁盤の目状の境界に表面から70μm深さの切れ目6を入れた。このとき発生した切り粉等は充分に洗浄した。この状態の平面図を図2に示す。FIG.【0017】次に、図1(b)に示すように、表面に保護用のフォトレジスト7を塗布し、エレクトロンワックス8で研削定盤であるガラス基板4に張り付け、ラッピングマシンにかけ裏面を425μm研削し、Siの厚さを100μmとした(ただし図1(b)はラッピング前の状態を示し、ラッピング後Si基板1は図中点線で示される位置まで研削される)。drawing).【0018】次に、ラッピングにより付着した、研磨粉等を洗浄で除去し、図1(c)に示すように、裏面に金を真空蒸着によりメッキした。deposition.【0019】その後、図1(d)に示すように、ガラス基板4から剥し、有機洗浄によりワックス8、フォトレジスト7を除去したのち、へきかいによりチップに分離した。cleavage.【0020】この後、各チップは、放熱性の優れたステム等に金−スズ半田付によりマウントした後、ボンディング、パッケージングを行いパワーFETを完成させた。packaging.【0021】ここで、Si基板は、安価で大口径のものが得られるため、ヘテロエピタキシャルウェハ用基板として、好適である。InP、SiC、GaP、GaN等があるが、これらのウェハにも本発明の方法が適用できる。materialN/SiCおよびZnSe/GaAs等が注目を集めているが、これらにおいても、本発明の方法が同様に適用できる。[0023]【発明の効果】本発明の方法を用いることにより、ヘテロエピタキシャルウェハ上に放熱性に優れたパワーデバイスチップを残留応力による反り、しわの問題を生じることなく製造できる。大口径ウェハにおいて、その効果は著しい。本発明の一実施例であるGaAs/Siウェハを用いたデバイスチップを製造する過程を工程順に模式的に示した図である。上記図1に示された図1(a)の状態のときの平面図である。従来のGaAs/GaAsウェハを用いたデバイスチップ製造工程を工程順に模式的に示した図である。上記図3に示された図3(b)の状態のときの平面図である。GaAs/Siウェハを用いて従来法のデバイスチップ製造工程をとったときの問題点発生を模式的に示した図である。ヘテロエピタキシャルウェハ上に碁盤の目状に多数のデバイスを製造しデバイスチップに分割する方法において、ウェハ表面から碁盤の目状チップ間にエピ層厚さ以上、最終デバイス厚さ以下の切れ目を入れたのち、裏面を最終デバイス厚さまで研削し、チップに分割することを特徴とするヘテロエピタキシャルウェハ上のデバイスチップ製造方法。Siであることを特徴とする請求項1記載のヘテロエピタキシャルウェハ上のデバイスチップ製造方法。GaAs/Siであることを特徴とする請求項1または2記載のヘテロエピタキシャルウェハ上のデバイスチップ製造方法。/SiCであることを特徴とする請求項1記載のヘテロエピタキシャルウェハ上のデバイスチップ製造方法。ZnSe/GaAsであることを特徴とする請求項1記載のヘテロエピタキシャルウェハ上のデバイスチップ製造方法。