覆された側壁374、376を越えて、トレンチ370の底部372が基板内にエッチングされる程度が、素子の有効接合深さを決定し得る。【0053】図19及び図21の素子1900、2100は、第2の変化を示す。去しないことにより、より厚い絶縁体1910、2110が、トレンチ370の側壁374、376上に形成される。素子1900は、図6及び図13に示されるように形成され、そこでは拡散性層500、1200が、トレンチ370の底部372からエッチングされ、底部372が更に基板305内にエッチングされる。方拡散により形成される。拡散性層500、1200は、ゲート酸化物1910が成長される以前に、トレンチ370の側壁374、376から除去されない。【0054】素子2100上のゲート酸化物2110も、拡散性層500、1200を除去することなく成長されたが、素子2100のトレンチ370の底部372は、トレンチ370の側壁374、376上の拡散性層500、1200よりも深く、基板305内にエッチングされなかった。拡散性層500、1200の外方拡散の後に、拡散性層500、1200がトレンチ370の側壁374、376から除去された後に成長される。【0055】ゲート酸化物1910、2110が形成される以前に、拡散性層500、1200が除去されない場合、拡散性層500、1200の外方拡散を生じるための別のアニーリング・ステップが要求されない。これは拡散性層500、1200上にゲート酸化物1910、2110を成長する間に、拡散性層500、1200の外方拡散が生じ得ることにより可能である。【0056】下記の表1は、図18乃至図21に示される素子1800、1900、2000及び2100において示される変化を要約したものである。層を越えてエッチングされるか?"を表し、条件2は、"ゲート酸化物の形成以前に、側壁上の拡散性層が除去されるか?"を表す。【0059】まとめとして、本発明の構成に関して以下の事項を開示する。記底部の一部の下側に延び、前記第1の厚さよりも小さな第2の厚さを有する前記基板内の拡散伸張部分とを含む、素子。(2)前記トレンチの前記側壁上の前記誘電層が、前記トレンチの前記底部上の前記誘電層よりも厚い、前記(1)記載の素子。(3)前記トレンチ内の前記導体が多結晶質シリコンから成る、前記(1)記載の素子。(4)前記誘電層が酸化シリコンから成る、前記(1)記載の素子。(5)前記素子がMOSFET素子である、前記(1)記載の素子。域であり、前記トレンチの前記第1の側と反対の第2の側の前記拡散層がドレイン領域である、前記(5)記載の素子。記ゲート領域を含み、前記分離領域により領域限定される活性領域とを含む、前記(6)記載の素子。前記第2の極性タイプである、前記(1)記載の素子。前記第2の拡散伸張部分が前記第2の厚さよりも小さい厚さを有する、半導体素子。(11)前記導体がポリシリコンである、前記(10)記載の半導体素子。前記窒化物層上の酸化物領域とを含む、前記(12)記載の半導体素子。分の厚さより大きいか等しい厚さを有する、前記(10)記載の半導体素子。純物を添加するステップとを含む、方法。接する基板部分、及び前記トレンチの前記底部の一部に隣接する基板部分に生成するステップとを含む、前記(15)記載の方法。層を形成するステップと、前記誘電層により前記基板から分離された前記トレンチ内に、導体を配置するステップとを含む、前記(16)記載の方法。f)前記誘電層により前記基板から分離された前記トレンチ内に、導体を配置するステップとを含む、方法。(19)前記拡散性ドーパント層が添加ガラスから成る、前記(18)記載の方法。【図1】第1の従来の半導体素子の断面図である。【図2】第2の従来の半導体素子の断面図である。【図3】本発明に従う素子の断面図である。【図4】本発明の第1の典型的な実施例に従う形成方法を示す断面図である。【図5】本発明の第1の典型的な実施例に従う形成方法を示す断面図である。【図6】本発明の第1の典型的な実施例に従う形成方法を示す断面図である。【図7】本発明の第1の典型的な実施例に従う形成方法を示す断面図である。【図8】本発明の第1の典型的な実施例に従う形成方法を示す断面図である。【図9】本発明の第1の典型的な実施例に従う形成方法を示す断面図である。法を示す断面図である。法を示す断面図である。法を示す断面図である。法を示す断面図である。法を示す断面図である。【図15】分離領域に自己整合されないゲートを有する素子を示す上面図である。子を示す上面図である。【図17】本発明の第2の典型的な実施例に従う方法を示す上面図である。