JavaScriptを有効にして再度、お越しください。新規登録ログインお知らせ※ユーザ登録は無料です.情報学広場に掲載されているコンテンツには有料のものも含まれています.有料コンテンツをご購入いただいた場合でも、領収書の発行はいたしておりません。クレジットカード会社様からの領収書/請求書をもってかえさせていただいております。複写複製および転載複製に係る著作権を学術著作権協会に委託しています。当該利用をご希望の方は、学術著作権協会が提供している複製利用許諾システムもしくは転載許諾システムを通じて申請ください。本会会員(賛助会員含む)および著者が転載利用の申請をされる場合については、学術目的利用に限り、無償で転載利用いただくことが可能です。刊行物に掲載されている製品名等は、各社の商標または登録商標です。現在、Chip内の増え続ける計算資源を有効に利用するためにVLIWやスーパースカラといったアーキテクチャが用いられている。今後とも増加するこの計算資源を商社能化に結び付けるためには従来の方法では限界があり、新たなMIMDアプローチが必要である。・Chip内では従来のプロセッサでは不可能な結合を作ることができ、この性質を利用して、プロセッサ間に跨る大きな依存の解決が可能である。従来の命令レベルのレイテンシに対しての投機実行という小さな並列性だけでなくloopといった大きな構造に対する投機実行を実現する。これにより、完全に動的依存を排除出来ないloop構造の並列実行が可能となる。この依存解決を依存の全く排除されていない逐次実行型バイナリで実現することでバイナリコンパチビリティが保つことが可能となる。逐次実行のバイナリを並列実行するためには、loop間の依存関係を保持しなければならない。loop間依存関係のうち、逐次型processorがloop間での値引き渡しを行なうregisterの依存関係はinstructionの履歴により解析できる。本稿では、履歴によって解析できるregisterの依存は解消し、メモリアクセスや分岐の等の履歴からでは解消できない依存関係を動的に検出し投機実行することにより逐次loopの並列実行を行なうアーキテクチャを提案する。Processor)を述べる。118発行年1996-09-04。