JavaScriptを有効にして再度、お越しください。新規登録ログインお知らせ※ユーザ登録は無料です.情報学広場に掲載されているコンテンツには有料のものも含まれています.有料コンテンツをご購入いただいた場合でも、領収書の発行はいたしておりません。クレジットカード会社様からの領収書/請求書をもってかえさせていただいております。複写複製および転載複製に係る著作権を学術著作権協会に委託しています。当該利用をご希望の方は、学術著作権協会が提供している複製利用許諾システムもしくは転載許諾システムを通じて申請ください。本会会員(賛助会員含む)および著者が転載利用の申請をされる場合については、学術目的利用に限り、無償で転載利用いただくことが可能です。刊行物に掲載されている製品名等は、各社の商標または登録商標です。近年、プロセッサの処理速度と主記憶アクセスレーテンシのギャップがプロセッサの実効性能に与える影響は、極めて大きくなっている。このためにキャッシュメモリが用いられ、プログラムの制御フローが予測可能な場合には、プリフェッチなどの手段でメモリアクセスレーテンシを隠蔽することが可能である。一般にプログラム制御フローが予測不能な場合には、キャッシュミス時のメモリアクセスレーテンシは隠蔽できない。そこで、マルチスレッド処理[1]によりレーテンシの隠蔽を行なう手法が考えられるが、逆にキャッシュミスが増大して、十分な性能が発揮できない恐れもある。cache[2]を含む種々のキャッシュ構成方式の有効性を、シミュレーションにより検討する。6発行年1995-09-20。