これらのクロックはボンディング・チャネル専用に使用します。シリアルクロックです。これらのクロックの周波数は、データレートならびにクロックの分周係数によって異なります。指定すると、これらの追加的ポートがイネーブルされます。出力をイネーブルします。このポートはレジスターモードのデータ転送には使用できません。低速パラレルクロックです。オンにすると有効になります。シリアルクロックから供給されます。パラレルクロック周波数とは異なるレートで動作する場合に使用されます。オンにすると有効になります。入力へのカスケードに使用します。この信号をアサートすると、トランスミッタを強制的に電気的アイドル状態にします。プロトコル向けにコンフィグレーションした際には効力を持ちません。オンにすると有効になります。アプリケーション用にのみ使用します。オンにすると有効になります。アプリケーション用にのみ使用します。オンにすると有効になります。レシーバー検出ブロックは、チャネルのもう一方の端にレシーバーが存在するかを検出します。要求を受信すると、レシーバー検出ブロックは検出処理を開始します。アプリケーションにのみ使用します。オンにすると有効になります。レシーバー検出ブロックがチャネルのもう一方の端にレシーバーを検出したことを示します。アプリケーションにのみ使用します。オンにすると有効になります。シリアル・ループバック・パスが有効になります。この信号を、双方向または単方向モードでイネーブルします。両方のインスタンスで同じソースからの信号を駆動する必要があります。それ以外の場合にはコンパイルが成功しません。シリアルデータ入力を指定します。回路へのリファレンス・クロック入力を指定します。回路へのリファレンス・クロック入力を指定します。出力をイネーブルします。このポートはレジスターモードのデータ転送には使用できません。回路からのリカバリー・パラレルクロックです。デシリアライザーがこのクロックを生成します。ファブリック・インターフェイス、またはその両方を駆動するために使用します。シリアルクロックから供給されます。周波数とは異なるレートで動作する場合に使用されます。オンにすると有効になります。入力へのカスケードに使用します。サイクルの間ポーズしたことを示します。アプリケーション専用に使用されます。ロックされたことを示します。入力リファレンス・クロックにロックされたことを示します。回路のマニュアル・コントロールを可能にします。回路のマニュアル・コントロールを可能にします。オンにすると有効になります。シリアル・ループバック・パスが有効になります。この信号を、双方向または単方向モードでイネーブルします。両方のインスタンスで同じソースからの信号を駆動する必要があります。それ以外の場合にはコンパイルが成功しません。パターンのアライメントとキャプチャーをしたこと、ならびに多項式の最初の過程が完了したことを示します。信号がアサートされた後にのみ、アサートされるとエラーを示します。パラレル・クロック・サイクルの間アサートされます。度のみ生じることができます。信号をデアサートします。キャリブレーションが進行中であることを示します。最初のキャリブレーションまたはマニュアル・キャリブレーションでは、この信号はキャリブレーション時にアサートされ、キャリブレーションの完了後にデアサートされます。キャリブレーションが完了するまで、チャネルをリセット状態に保つ必要があります。キャリブレーションが進行中であることを示します。最初のキャリブレーションまたはマニュアル・キャリブレーションでは、この信号はキャリブレーション時にアサートされ、キャリブレーションの完了後にデアサートされます。部分をリセットします。部分をリセットします。部分をリセットします。部分をリセットします。このクロックはFPGA-トランシーバー・インターフェイスの駆動用ではありません。このクロックは外部クロッククリーナーへのリファレンス・クロックとして使用します。リセットポートがどのクロックドメインとも同期していないとしても、インテルは、リセットポートをシステムクロックと同期させることを推奨します。モジュールへのラベルされた入力や出力は、個別の信号ではなくバスを表します。以下の表では、変数は次に示すパラメーターを表します。パラレルデータ入力です。指定したコンフィグレーションに必要なビットだけを含みます。アクティブではないデータピンをグランドと接続する必要があります。コンフィグレーションでは、以下のビットがアクティブです。ビットのインターフェイス幅:tx_parallel_data[31:0]。ビットのインターフェイス幅:tx_parallel_data[39:0]。ビットのインターフェイス幅:tx_parallel_data[63:0]。コンフィグレーションでは、以下のビットがアクティブです。ビットのインターフェイス幅:data[103:64]、[39:0]。インターフェイス幅ではサポートされません。イネーブルするとポートがイネーブルされます。