FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。キャラクタ描画テスト回路のインプリメント2(配置制約を付加)”キャラクタ描画テスト回路のインプリメント1(TIG制約)”で150MHzと65MHzの2つの周波数のクロック間のタイミング解析を解析しないように設定した。SDRAMコントローラのRead用FIFO素子の配置を固定する。SDRAMコントローラの途中経過5(ロジックセルの固定の微調整)を参照)。その制約をインスタンス名を少し変えて、UCFファイルに追加した。下にその制約の一部を示す。SLICE_X0Y71;この制約を追加して、インプリメントした。タイミング制約が1つ満たされていない。タイミング解析結果を下図に示す。150MHzパスが123psecほどタイミングエラーが出ている。コストテーブルを変更してインプリメントしてみたが、この結果が最良のようだ。Kitにコンフィギュレーションして実機で確認してみた。すると下のように、なんだか分からない画面が出た。液晶ディスプレイのメニューを表示させた。同期は取れているようなので、書くキャラクタのアドレスを間違えているのかもしれない?もう一度、シミュレーションで確認してみようと思う。URLhttps://marsee101.blog.fc2.com/tb.php/1380-503604f7この記事にトラックバックする(FC2ブログユーザー)プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。