FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。IPの非同期FFIFOの動作がおかしいという記事を書いた。あれからいろいろやってみたが、治らない。そこで、試しに、いままでLVCMOS33だったCMOSカメラのI/O信号規格をLVTTLに変更してみた。すると、少し長く動作するようになった。これは、やはりPCLK関係のノイズかな?と思い、試しにコードにアルミフォイルを巻いてみた。IPの動作がおかしいなんて、どこかおかしいと思った。起きなくなったので、制御系は大丈夫そうだ。データがまだおかしいので、デバックを続ける。IPのChipScopeの波形だ。起きなくなったことがわかる。underflowは起こらないみたい。»コメントaitendoの回路図をみるとCMOSカメラのIO電圧は2.8Vのようです。CMOSセンサのVOHは2.5VくらいなのでLVCMOS33では難しいと思われます。3.3Vをダイオードで2.8Vにドロップさせています。IO電圧が2.8Vになっているか確認してみたほうがいいかもしれません。CMOSセンサーのレジスタCOM2が出力電流の設定のようなので、こちらを3倍や4倍にすることでノイズが抑えれるかもしれません。