FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。データもIOBのレジスタを使用していなかった。ビットマップ・ディスプレイ・コントローラのトップだ。Generatorがあって、HSYNCやVSYNCを生成している。VSYNCも遅延させるために2段のFFを通している。渡しているので、このままではIOBレジスタを使用できない。その為、もう1段FFを介してFPGA外に出力している。クリックして、Mapのオプションを見た。なっていたので、oに変更した。IOBレジスタを使えていなかった。vga_vsyncがIOBレジスタに入らないとのエラーが出るようになった。図1のFF2とFF3が統合されてしまっているようだ。すれば良いと思うのだが、全体にかかってしまうためやらない。FF4にS属性(S制約)を掛けてFFをキープした。vga_vsyncがIOBレジスタに入らないとのエラーが出る。"FORCE"制約を掛けているので、2つ制約が書けるかどうか分からなかった。(1回、やってみるのに時間が掛かるんです)試しに、FF1にS属性(S制約)を掛けてみた。vsyncx,これでインプリメントしてみたところ、うまく、全部のポートでIOBレジスタを使うことができるようになった。宣言して、FF記述をして、そこをS属性(S制約)を掛ける。制約を掛けたほうが良いと思われる。コメント:0プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。