FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。AXIバスを観察2)”の続き。つながっているAXI-streamバスのトランザクションを見ていこう。Xilinx社のFPGAにおけるAXI-Streamバスの信号はAXIリファレンスガイドに書いてある。これによると、AXI-StreamはTVALIDだけ必須で後はオプションとのことだ。TKEEPは未使用と書いてあるが、ChipScopeの信号には入っていた。TDATAは必ず8ビットの倍数にするそうだ。AXI-Streamバスの信号をChipScpeで見てみよう。1にアサートしてデータを受け取っている。TLASTもVDMAによって、たまに1にアサートされている。TLASTが1になった時には、どういう意味があるかを調べてみた。2012によると、TLASTはそれぞれのラインの終了を表すそうだ。Timing、111ページ参照。下に引用させていただく。タイミングを見ると違っているところがある。TREADYが常時1にアサートされているが、ChipScopeではTVALIDが常時1にアサートされていて、TREADYが時々1になってデータを受け取っている。データ・ストリームをやり取りするだけなので、簡単なバス構造になっているようだ。コメント:0プロフィールAuthor:marseeFPGAの部屋へようこそ!FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。WEBブログデザイナ。