FPGAの部屋FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。キャラクタ・ディスプレイ・コントローラ6(ブロック・デザインのデバック)”の続き。HDLファイルを作製した。今回は、論理合成し、出力端子の出力レベルと配置を制約して、インプリメント、ビットストリームの生成までを行う。クリックして、論理合成を行う。ダイアログが表示された。ラジオボタンをクリックして、OKボタンをクリックした。ここで、出力端子の出力レベルと配置の制約を行う。・I/Oの制約画面が開いた。同期信号の制約を行う。アイコンをクリックして、セーブした。・論理合成が古くなったという表示が出た。OKボタンをクリックした。ダイアログが表示された。XDCが指定されていた。OKボタンをクリックした。